5ちゃんねる ★スマホ版★ ■掲示板に戻る■ 全部 1- 最新50  

■ このスレッドは過去ログ倉庫に格納されています

【std_logic】Verilog VHDLスレ【16'hFFFF】

371 :352:03/11/02 10:28 ID:29EBX4cE
たくさんのレスありがとうございます。

自分はH8などの組み込みのハード/ソフトをやっています。
ソフトはCメインでアセンブラと合わせて組んでます。

これからはCPLDやFPGAも使っていこうと
本格的に勉強しようと思いました。

verilogは雰囲気がCに似ていそうなので敷居は割と低そうな気がしました。
VHDLは結構ガチガチで「堅い」感じがしました。

両方チャレンジしてみます。

127 KB
■ このスレッドは過去ログ倉庫に格納されています

★スマホ版★ 掲示板に戻る 全部 前100 次100 最新50

read.cgi ver 05.04.00 2017/10/04 Walang Kapalit ★
FOX ★ DSO(Dynamic Shared Object)