5ちゃんねる ★スマホ版★ ■掲示板に戻る■ 全部 1- 最新50  

■ このスレッドは過去ログ倉庫に格納されています

【std_logic】Verilog VHDLスレ【16'hFFFF】

361 :名無しさん@3周年:03/11/01 21:09 ID:tNjR8qfB
>狭量な奴だねあんた。
はぁ?不必要な労力を使うことが無駄だといってるんだよ。
外注で下働きするのでもなけりゃVerilogかVHDLのどちらかで十分なんだよ。
のみやかんなの使い方にたけてても現場の大工でもない限り意味がないからな。
まともな開発/設計じゃなく、外注仕事しかできなかった自分を尺度にして偉そうに
ものいうな。

127 KB
■ このスレッドは過去ログ倉庫に格納されています

★スマホ版★ 掲示板に戻る 全部 前100 次100 最新50

read.cgi ver 05.04.00 2017/10/04 Walang Kapalit ★
FOX ★ DSO(Dynamic Shared Object)