5ちゃんねる ★スマホ版★ ■掲示板に戻る■ 全部 1- 最新50  

■ このスレッドは過去ログ倉庫に格納されています

【std_logic】Verilog VHDLスレ【16'hFFFF】

329 :名無しさん@3周年:03/10/22 21:43 ID:ih5Xdvf7
院試があったのに結構重い作業の伴う卒論テーマだね。
自分のこと思い出すと情けなくなるよ。
まあ、修士論までには2年あるから、M1ではいろいろやってください。
ってもうM1も終わりなのかな?

>ΔΣ型DACとデジフィル
こんなもんはすぐわかる。ディジタルフィルタをいうなら
離散系のカルマンフィルタはマスターしとこう。HWで実行することは
あんまりないと思うけど。修士にふさわしい仕事で、使う場面に出
くわすこともあると思う。

127 KB
■ このスレッドは過去ログ倉庫に格納されています

★スマホ版★ 掲示板に戻る 全部 前100 次100 最新50

read.cgi ver 05.04.00 2017/10/04 Walang Kapalit ★
FOX ★ DSO(Dynamic Shared Object)