5ちゃんねる ★スマホ版★ ■掲示板に戻る■ 全部 1- 最新50  

■ このスレッドは過去ログ倉庫に格納されています

【std_logic】Verilog VHDLスレ【16'hFFFF】

315 :名無しさん@3周年:03/10/16 03:46 ID:ybkjY00G
差動トランス?使ったことない。ノイズはどこで発生するのよ。
トランスから何かの回路までの配線途中で発生するのとトランスそのもので
発生するのとで対策は違うと思うが。
オペアンの温度もしたことないけど、岡村君のOPアンプ回路の設計には
載ってるから、その場面に遭遇したらこれを真似る。

どうせ言うなら、

ロジックは組めるかもしれんがネットワークアナライザ使って高周波回路設計できますか?

の方がインパクト大きいぞ、そろそろディジタル屋にもスミスチャートが必要になってくるかも
しれんし。Sパラにも慣れといた方がいいかもな。

127 KB
■ このスレッドは過去ログ倉庫に格納されています

★スマホ版★ 掲示板に戻る 全部 前100 次100 最新50

read.cgi ver 05.04.00 2017/10/04 Walang Kapalit ★
FOX ★ DSO(Dynamic Shared Object)