5ちゃんねる ★スマホ版★ ■掲示板に戻る■ 全部 1- 最新50  

■ このスレッドは過去ログ倉庫に格納されています

【std_logic】Verilog VHDLスレ【16'hFFFF】

205 :論理合成可能なBASIC:03/08/18 01:25 ID:ZGjn8OMP
>190, 193
確かな秋テクちゃがあれば、陳腐化に怯えるコトもねーヤン。
それでもやっぱ売上を根こそぎEDAベンダやIPベンダに吸い取られる
「モノ作るメーカ」より進んでるヤン。
利益を搾取するのが支配者なのさ。
モノ作ってちゃ支配されるだけヤン。
産業構造の底辺で支配されるのはヤンヤン。

>194
はぐっ…!図星。

127 KB
■ このスレッドは過去ログ倉庫に格納されています

★スマホ版★ 掲示板に戻る 全部 前100 次100 最新50

read.cgi ver 05.04.00 2017/10/04 Walang Kapalit ★
FOX ★ DSO(Dynamic Shared Object)