5ちゃんねる ★スマホ版★ ■掲示板に戻る■ 全部 1- 最新50  

■ このスレッドは過去ログ倉庫に格納されています

20nm以降の半導体を語るスレ

1 :名無さん@半導体:04/01/09 12:41 ID:Lr39VCZS
半導体製造で65nmプロセスの議論が始まっているけど、
20nm限界説はほんとうか突き止めよう!

2 :トコノイタンハ ◆WfuO0J/v7s :04/01/10 18:00 ID:pbo5oeiB
2

3 :名無しさん@お腹いっぱい。:04/01/11 03:55 ID:H11GFU3j
というか そんな技術かたれる人いません。日本には。
もしいたら日本企業は 借金まみれの経営になることはなかったでしょう。

4 :名無しさん@お腹いっぱい。:04/01/11 09:01 ID:FEkhk3Ts
samiconductor???

5 :名無しさん@お腹いっぱい。:04/01/11 17:59 ID:7iGm2lOL
>>3
大見先生(東北大)に喝を入れてもらって下ハイ


6 :名無しさん@お腹いっぱい。:04/01/12 03:59 ID:r5DaJl7k
NECが5nmのトランジスタ発表したやん。
実用化は20年ぐらいあとらしいけど。

7 :名無しさん@お腹いっぱい。:04/01/20 23:23 ID:iXP1zp+P
モーアの法則もあと20年は持つらしいね

8 :名無しさん@お腹いっぱい。:04/01/21 02:36 ID:hu0Q1cGn
初めてカキコします。質問があるのですが、、。
現在、再就職活動中の者なんですが、工場製造ラインでの半導体の品質管理の求人が
出てたんです。それで、半導体の品質管理ってどういう風にするものなんでしょうか、、。
というのも自分は、半導体関係の仕事は全くの未経験ですが
人事に電話したところ、「未経験でも工学系の学校を出てるなら、書類(履歴書)送って下さい」
って言われたんです。ですが、未経験なんで本当にやっていけるかなという不安があるんです。
そこで、このスレの住人の方にお伺いしてみようと思いまして、、。
スレ違いかも知れませんが、どうしても知りたくて、、。
どなたか詳しい方、よろしくお願いします。

9 :名無しさん@お腹いっぱい。:04/01/21 02:56 ID:aDdrRo4b
>>8
ぐぐる < 半導体 品質管理 製造ライン

未経験でも自分で調べてみるようなのは見込みある。
自分で調べないようなのは採用したかないなぁ。


10 :名無しさん@お腹いっぱい。:04/01/21 11:09 ID:g6C1hZlA
現在の技術には二つ問題がある。
一つはパターン焼き付けのためのリソグラフィーの解像度の問題。
光の波長以下のパターンが作れない。
この問題はブルー(短波長)ダイオードと半導体レーザー技術により、
いずれ克服される。
一方、解決困難なのが材料の問題。
現在主流の酸化珪素系は機能を果たせる厚さは最薄でも5分子厚が限界。
これ以下では、トンネル効果のため半導体としての機能が失われる。
したがって、より細かいパターンを得るには別の材料が必要。
すでに理論的には候補となる化合物が予測されており
(名前忘れました、ネイチャー検索してください)
一分子厚まで機能を保持できるという。
しかし、技術的問題により、検証はされていない。

現在の技術で達成可能な限界は30分子厚程度で、今のベースで開発が進めば、
5分子の壁に到達するのはおよそ30年後と見積もられている。

11 :名無しさん@お腹いっぱい。:04/01/21 11:11 ID:g6C1hZlA
現在の技術には二つ問題がある。
一つはパターン焼き付けのためのリソグラフィーの解像度の問題。
光の波長以下のパターンが作れない。
この問題はブルー(短波長)ダイオードと半導体レーザー技術により、
いずれ克服される。
一方、解決困難なのが材料の問題。
現在主流の酸化珪素系は機能を果たせる厚さは最薄でも5分子厚が限界。
これ以下では、トンネル効果のため半導体としての機能が失われる。
したがって、より細かいパターンを得るには別の材料が必要。
すでに理論的には候補となる化合物が予測されており
(名前忘れました、ネイチャー検索してください)
一分子厚まで機能を保持できるという。
しかし、技術的問題により、検証はされていない。

現在の技術で達成可能な限界は30分子厚程度で、今のベースで開発が進めば、
5分子の壁に到達するのはおよそ30年後と見積もられている。

12 :名無しさん@お腹いっぱい。:04/01/21 12:07 ID:aDdrRo4b
>>11
未来の事語るにブルーダイオードや半導体レーザじゃ
波長(400nmくらい)大きすぎでは?
現在のパタン描画でもエキシマでやってる。
KrF248nm ArF193nm 
波長の半分くらいの幅までが描画の限界らしい。
古い資料だけど現在使われている技術だ。
ttp://www.nikon.co.jp/main/jpn/whatsnew/1999/eb_99.htm
ttp://www.hitachi.co.jp/New/cnews/2001/0406a/

未来だったら、電子線描画(実用化してるけど)かなぁ?


13 :名無しさん@お腹いっぱい。:04/01/21 18:43 ID:WT0oMe4p
>大見先生(東北大)に喝を入れてもらって下ハイ
この人は物性については語れても、その半導体の上にどういう手法で回路のっけてビジネス
展開はかるか理解できてるとはいいがたいように思うよ。
この人の頭で通用するのは、歩留まりの改善ぐらいじゃないのかな?

14 :七資産@お腹いっぱい:04/01/23 01:09 ID:+1KONlu9
>8 ラインでの品質管理

一応半導体関連の業務をやっているので、知っている範囲で。
尚、専門(という程詳しくないけど)はレイアウト〜マスク発注迄。
ラインじゃないかもしれないけど、知ってる範囲で。

半導体の品質を歩留まりと理解して、それに関連しそうなものは、
・アクセサリパターン
・回路設計
・テスト(の精度)

かな?
アクセサリパタンは、特性確認用のTrをウエハの隅において物理特性
を確認(Vtとか抵抗値とかIsとか)するものと、マスクの精度や目合わせ用
パタン(縞々だったりノギスっぽかったり)とか入れます。
こいつらの設計と、値の確認。
回路設計は、歩留まりが良くなるような回路設計をします。ラインとは恐らく無関係。
テスト設計。できたウエハをテスタでチェックします。
テスターにチップを入れて、設計者の作ったテストパターンを入力して、実行。
結果の確認。

未経験でやっていけるかどうか、ですが、ある程度基本的な電気・物性知識があれば
なんとかなるんじゃないかと思います。専門学校程度の知識でもなんとかなるかと(想像)。
ただ、パソコン(UNIX)はそれなりに使えないと駄目かも知れません。Windowsは報告書
ぐらいでしか使わない・・・。

・・・ごめん、やっぱあんまり参考にならん?


15 :8:04/01/23 12:46 ID:fXg4tl8Z
>>14さん
細かいレスありがとうございます。
そうですか、やっぱりある程度の専門知識が無いと駄目かも知れませんね、、。
他の板で聞いたんですが、電子顕微鏡を使って目視検査をするとかってレスが
あって、キツイ仕事だから続く人が少ない、その結果、常に求人募集しているらしいのですが、、。
人事の人の「工学系の学校を出てるなら、履歴書送って下さい」っていうのは
ほとんど社交辞令的なものだったのかな、、。


16 :9:04/01/23 14:57 ID:g+iwMtf3
>>15
品質管理をする人は、ラインで作業(組み立て、検査)
する人とも違います。

品質管理には、統計とか確率とかの数学が必要で
工学系学校出なら授業の一環でそれらを学んだ事が
あるはずで、免疫が出来てるから期待しているのですよ。
また扱うのが半導体(部品)とライン(作ったり組み立て
する機械)などで、電気、機械についての免疫もあるでしょう。
社交辞令じゃないよ。
免疫が出来てる人なら、(きびしく)指導して一人前に仕上げる
ことができるわけですよ。そういあなたに期待しているわけ。
後は熱意だよ。がんばってください。


17 :8:04/01/23 19:01 ID:G40PxGe6
>>9さん
レスありがとうございます。
とりあえず履歴書送ってみようかと思います。
求人票には「請負」って書いてありました。
もともとは人材派遣の会社らしいですが、半導体関連の事業もしているとの事です。
株式会社ヒューマンウェイブってところです。

18 :名無しさん@お腹いっぱい。:04/01/23 22:01 ID:qdrSD/ws
>>17
おそらく「請負」=「偽装派遣」だと思う。
ぐぐってこの言葉の意味を理解してから、もう一度考えてみるのを進める。

19 :14:04/01/24 00:48 ID:x1Lyaer2
>8氏

顕微鏡は、大変だと思います・・・。
静電破壊箇所を顕微鏡で発見する、とかそういうやつかも?
いつも破壊箇所のアップを受け取ってる身分ですが、どうやって探してるんだか考えたくないなぁ・・・。

確立統計は意外と重要な気がしますね。3σてやつですか。
独学で勉強中。大学でちゃんとやっとけば・・・なーんて後の祭りです。

>工学系の学校
やっぱり重要だと思います。基本の基本の基本、ぐらいの部分を知ってるかどうかが重要かと。
あとは興味の有無ですかね?理系的というか、工学的な分野への。


あとは、やっぱり入ってからの努力次第だと思います。
特殊なツールや環境、プロセスも各社違いますし技術の入れ替わりも早い。
経験者だからといって即戦力になるというものでもないと思います。

>18
偽装派遣・・・いやぁ耳が痛いですねぇ。うちがまさにそうですね。●社専用派遣会社、なんて(社内外で)
いわれています。

20 :名無しさん@お腹いっぱい。:04/01/24 01:47 ID:47qMmLTx
>静電破壊箇所を顕微鏡で発見する、とかそういうやつかも?
>いつも破壊箇所のアップを受け取ってる身分ですが、どうやって探してるんだか考えたくないなぁ・・・。

ばかみたいにすみからすみまで探してると思ってる?
不良解析はテクノロジの先端ですよ。

ってか静電破壊って。。。そんなの光顕で一発で分かるでしょ。
難しいのは外観では異常が見えない場合の不良箇所特定。

21 :14:04/01/24 02:20 ID:x1Lyaer2
>20
うちは、オバーク解析ってのの結果を参考に探してる、て聞いてます。
#レーザーをスポットで当てて、電源の電流値が変化した箇所を表示する解析らしい

いつももらう資料はSEM画像ですね。光学顕微鏡じゃちょっとわからない気がしますが、どうなんでしょう。
0.1umぐらいって光学でも意外とみれます?
パソコンとかで画像処理して見つけるとかですかね?

>外観で異常が見えない
論理的なミス(バグ)とかですか?

22 :名無しさん@お腹いっぱい。:04/01/24 13:40 ID:47qMmLTx
>うちは、オバーク解析ってのの結果を参考に探してる、て聞いてます。

あ、知ってるんじゃないですか。
他にも接合部で生じる光を検出したり、電子ビームを配線に当てて
非接触で波形を取るなど、物理現象を駆使したさまざまな手法がありますよ。

>いつももらう資料はSEM画像ですね。光学顕微鏡じゃちょっとわからない気がしますが、どうなんでしょう。
>0.1umぐらいって光学でも意外とみれます?

0.1umくらいだと普通の可視光のだと厳しいです。紫外線を使った光顕だとなんとか見えます。
静電破壊と書いてあったから。それだとSEMなんか使わなくてもチップ表面
みたら、ほとんどの場合メタル溶けてたり焦げてたりしてすぐわかりますよ。

>>外観で異常が見えない
>論理的なミス(バグ)とかですか?

論理ミスとかもですが、断面をTEMで見ないとわからないようなのは
なかなか難しいのではないですかね。

20nm以降だと素子数も億〜100億か。それにつながるnet数、Via数
を考えると、不良解析はたとえるなら地球上から猫1匹を探すような
もんだね。

23 :14:04/01/24 14:25 ID:x1Lyaer2
>22
やはりいろいろあるものですね。
勉強になります。

>静電破壊(ESD)
メタルが破壊するパターンですか。見るのはゲート破壊ばかりでした。
.13umのゲートが地味に壊れるてのしかみたことなかったもので・・・

確かに断面じゃないとわからないのって難しそうですね。

>20nm以降
.13umでも数千万ゲートですから、恐ろしいですねー。
EB面付け用のgdsファイルが何ギガになるのだろう・・・・(そんな心配かい)
アルミ(いや、そのころは銅とかか?)層も20層とかぐらいまでいくんですかね?

.13umの段階でも、素子遅延より配線遅延のほうが支配的になってきてるので、
20nmまでいくまでにイケてる絶縁膜を開発して寄生容量つかないようにして
ほしいものです。

24 :名無しさん@お腹いっぱい。:04/01/24 14:42 ID:zbam2rDJ
他にもあるな。エレクトロマイグレーション、イオンマイグレーション。

25 :名無しさん@大変:04/01/26 20:27 ID:drzYBkyG
20nmの製品に於いてレイアウト設計から、配線遅延を抽出し、再度、論理設計の
見直しをする? もう、これは大変な作業になること間違い無し。

26 :14:04/01/26 23:01 ID:0MrVJkab
>25
レイアウトから配線遅延を抽出するのはどのプロセスでもまず(ライブラリ整備ってことで)
やるものだと思います。もちろん大変です・・・・。

論理設計の見直しってのはなんでしょう、これまでの設計概念が通用しないみたいな
話でしょうかね?

んでもまあ、配線遅延>>素子遅延、になれば回路の段数よりも回路の配線長が支配的に
なって、回路設計者は頭の切り替えが必要なのかも。。。
回路設計はほとんど経験していないので憶測ですけれど。

#プロセスだけじゃなくてコンパイラもムーアに成長してくれないかなー。
#速度じゃなくてアルゴリズムが(無理ですか、そうですか

27 :774ワット発電中さん:04/01/28 00:11 ID:TgJzqpZO
>EB面付け用のgdsファイルが何ギガになるのだろう・・・・(そんな心配かい)
>アルミ(いや、そのころは銅とかか?)層も20層とかぐらいまでいくんですかね?

あら。詳しいですね。
gdsは先端品はすでにギガオーダですよ。
メタルの層数は20層までは行かない気がしますよ。すでに10層を超えて
いるものもありますが、あまり上を増やしてもなかなか使いにくいんですよ。
むしろIPブロック間は高速シリアルで通信するような感じで、配線を
減らすアプローチが重要になってくるのでは?
チップ内無線LANのような。

話題にのぼってますが、配線遅延はすでに大問題で、それの考慮なしには
設計はできません。インダクタンス成分や表皮効果も計算に入れないと
いけない部分も出てきてますよ。

>#プロセスだけじゃなくてコンパイラもムーアに成長してくれないかなー。
>#速度じゃなくてアルゴリズムが(無理ですか、そうですか

アルゴリズムも設計法も20年前と比べるとずいぶん進化しましたよ。
それに、計算機もとんでもなく速度アップしてるので。
論理設計のみに絞って、大きなトピックだけでもゲートレベル→HDL→C。

>20nmの製品に於いてレイアウト設計から、配線遅延を抽出し、再度、論理設計の
>見直しをする? もう、これは大変な作業になること間違い無し。
どの設計レベルかによって変わりますが、マクロをTrレベルで設計する場合は
性能出すにはこれは必要ですね。20nmなんて露光が大変だから設計制約が
やたら付くしOPCで補正かけまくりもしますよ。きっと。LPEは小さい回路レベル
でやると思うので130nmだろうが20nmだろうが同じようなものだと思いますよ。

28 :774ワット発電中さん:04/01/28 00:25 ID:TgJzqpZO
>.13umの段階でも、素子遅延より配線遅延のほうが支配的になってきてるので、
>20nmまでいくまでにイケてる絶縁膜を開発して寄生容量つかないようにして
>ほしいものです。

イケてる絶縁膜ってのもなかなか難しくて、すでに誘電率3を切っている
ものも実用されつつありますが、結局どうがんばっても真空の誘電率以下
にはできない(その時、絶縁膜は空気か?)ので、配線の容量はいつまでも
気にしなければならないと思いますよ。
#実際、低誘電率のはスカスカだったりするんですよ。誘電率下げるために。

特に遠くに信号を飛ばすとき。これはペナルティが大きい。
しかし身の回りのPCなどを見ると、CPU内は高速、RAMは遅い、
隣のPCまではもっと遅い、というふうになってるけど割りと
問題なく使えてるわけで、そういう階層構造がチップの
アーキになってくるのでは?

29 :14:04/01/28 00:32 ID:L0KTZlV2
>gds
最近、4G超えるのでいろいろと面倒で・・・
FTPよりもテープに落として運んだほうが早いという・・・時代逆行ですね。

配線を減らすアプローチ、重要だと思います。
東芝でしたっけ?45度配線。

>IP間で高速シリアル通信
おおー、なるほど。8bitのバスとか引いてる時代じゃないってことですね。

ttp://japan.cnet.com/news/tech/story/0,2000047674,20061320,00.htm
2011年には22nmの量産を整える予定だそうです。
きっと今使ってるノートPCなんざ、携帯の中にはいっちゃうぐらいの勢いなんでしょうねー。

>インダクタンス、表皮効果
ボンディングワイヤーなんかはインダクタンスききますよね。
最近はサブストレート経由のノイズ伝播でひどい目にあわされています。

>アルゴリズムの進化
最近はCで記述できるんですか、進化したものです。
その調子でアナログ回路設計と配線も・・・小さい規模ならそれなりにあるようですけど。

レイアウト設計側からみると、多分最小グリッドが変わるだけ(笑)でそれ程見た目は
変わらないんでしょうね。OPCはEBんときマシンががんばって計算してくれるようですし。
DRCは時間食うようになるんでしょうけど・・・。

30 :774ワット発電中さん:04/01/29 00:37 ID:GyMs6Vxb
>最近はサブストレート経由のノイズ伝播でひどい目にあわされています。
どちらかというとアナログ屋さんですか?PLLとか?

>その調子でアナログ回路設計と配線も・・・小さい規模ならそれなりにあるようですけど。
ですね。仕様を入れるとGDSを吐くという。

>DRCは時間食うようになるんでしょうけど・・・。
DraculaからCalibreに移ったときはその速さにツールを疑いましたがね。
(本当にチェックしてるのか?って)
階層DRC対応したツールだとマシンの高速化と相まってそれほどではないかも
しれませんよ。Calibreルール食う別会社のツールも出ているようですし。

31 :14:04/01/29 01:35 ID:rQv5gDxk
入社→1chip検証→発注関連→自動レイアウト→プリミティブライブラリ作成→I/Oライブラリ作成→アナログ回路(内臓レギュレータ)→現在

いいんだか悪いんだか、いろいろやってきました。(中途半端ともいいます。どこに向かうのだ・・・自分。
一番経験がないのがアナログレイアウトかも(指示して作ってもらうケースは多々あり)
サブストレートノイズのほうは、フロアプランレベルで改善案ないか、定量的にみたいな話がうちにきて、
基盤(拡散〜裏面w)の三次元LPEツールつかっていろいろやって、工数使ったけどあんまりいいことなかったですw
#勉強にはなりましたが

Calibreは速さとメモリ食わなさにビビリました。
もうメモリが4Gなくてもイイのね!みたいな。
Draculaみたいにライセンス高くないし。

プロセスが微細化になる程検証ルールが増えるのは勘弁してほしい・・・


32 :774ワット発電中さん:04/01/31 02:05 ID:uMk10Gc0
>Calibreは速さとメモリ食わなさにビビリました。

ずーっと内製ツールを使ってて、先週初めてCalibre使ってみたけど、
内製ツールの方がスピードは速かったよ。
社外fabに出すので仕方なく使ってます。

33 :sage:04/01/31 02:10 ID:0anq/PEv
>内製ツールの方がスピードは速かったよ。
ほう。本当ならすごいな。Calibreのオプション間違えてないよな。
検証項目(ルール)が違うとか。

どれくらい速い?

34 :14:04/01/31 14:29 ID:gCDT1xhf
>32
おー、それはすごいなぁ。
同じく、興味深々。

・・・でも、結局EB流すツールとあわせなきゃいけないからCalibreになる罠<うちでは

ところで、みなさんマシンはSUNですか?
うちはSUN Blade2000〜とかです。
最近Linuxも導入されつつあるようですが・・・
クライアントはWin+Exceed。
みなさんの環境おしえてくださいなー


35 :774ワット発電中さん:04/01/31 14:53 ID:wTgVpchY
膜厚20nmかと思ってガクガクブルブルにオモタ。

36 :32:04/02/01 02:59 ID:bDzKqdVn
chip全体のDRCにかかる時間が
内製:5時間
calibre:6時間
ってとこです。
ルールは双方ともほぼ同じ、プロセスは0.18umの6層メタル。
これ以上はどこの誰かバレそうなので勘弁してください。

Calibreオプション設定で早くなるもんなんですか?
来週会社でマニュアル読んでみます。
>>32
ちなみにマシンはSUN使ってます。
クライアントは同じくExceedです。

37 :774ワット発電中さん:04/02/02 22:01 ID:PGOVrxam
>>34
EDAツールはSUNが標準っしょ。逆にSUNでは動かないツールなんて聞いたことがない。

うちの場合だと端末はSUNの安いやつかExceed。実行は負荷分散ソフトでSUNの1GHzが数台とP4-2GHz Linuxマシンが20数台ぐらい。
論理検証と配置配線ツールのLinux化が急速に進んだ。


38 :14:04/02/04 01:26 ID:IKHCBx07
最近、Linux化すすんできましたね。
h-spiceやらcalibreがLinux化して、しかも早いので非常にたすかります。

Exceedって思ったより標準的なのかー。
端末はUNIXてところもそれなりにあるかと思ったけど、いないのかな?
報告書ネックかっ?!(笑)

39 :場違いですいません。:04/02/04 20:36 ID:ITP9UH2r
光通信技術において送信機と受信機で用いられている半導体技術ってどんなのがありますか?

40 :774ワット発電中さん:04/02/04 22:03 ID:WHAarJbO
とうとうこのスレにも宿題厨がやってきたか。
ここ最近(宿題のオフシーズンにもかかわらず)
妙に宿題厨が増えたようなんだが、
もしかしてどこかのサイトor板からリンク張られているのか?

41 :14:04/02/05 00:47 ID:Nys7+v/k
>39
半導体の技術?回路技術じゃなくて?
光通信に限定?

うーん、難しいなぁ。(専門じゃないので想像で回答します)

おそらく、如何に外付け部品を減らすか、というのが腕の見せ所の一つのようにおもう。
例えば大容量C、フィルタに使用可能なL、をプロセス側の努力により実現するとか。

特に、大容量Cは欲しいことがある。あと、高精度Cや高精度Rも。



42 :774ワット発電中さん:04/02/05 01:18 ID:2N5pxZqq
>39
光通信って?のろしとか?
フォトカプラも光通信だわな。

>41
39の質問はひどいが、この回答もちょっと外してるような。



43 :名無し:04/02/05 02:21 ID:KAcEvaOC
送信側は半導体レーザー
ダブルへテロ接合とか調べるといいと思う
ちょっと調べるの大変だろうが、流行の青色LED/レーザーでもいいだろう。

受信側はアバランシェフォトダイオード
アバランシェ(電子雪崩降伏)による感度の向上などを書けばいいと思う。

図書館行けば見つかるはず。
もしかして宿題じゃなくてテストの過去問解いてるのか?
だったらノートと教科書みれ

44 :14 ◆14WWQTpaUM :04/02/05 02:26 ID:Nys7+v/k
>>42
いやはや、弁解の言葉もありません。
私は、(光)通信LSIに特に求められている技術、という回答をしてしまいました。
(回答自体もずれている可能性大)

光通信にのみ存在するような(半導体)技術はなにか、という意味で回答するといいのでしょうかね?

そうすると、受光素子、発光素子の部分における半導体の技術、高速応答とか低ノイズ(S/N上げてウハウハ)
とか、低コストとか長寿命とか、、、、を実現するための技術、て感じでしょうかね?>>42


45 :774ワット発電中さん:04/02/05 23:05 ID:2N5pxZqq
>44
いや、単に質問が悪いだけですよ。
光通信と言っても範囲が広すぎるんで答えようがないんですよ。
それに回路技術なのか、プロセス(デバイス)なのか、実装なのか。
通信速度、距離、変調方式。最新の話題なのか昔の教科書に出ている
ようなことなのか。

まああまり意地悪しないで常識的に回答すれば43のようになるとは
思うけど。

あまりこの手の質問にはまじめに取り合う必要ないっすよ。

付け加えるなら41に記述してあることは、アナログ回路全般に
言えますね。プロセスの微細化とデジタル回路との混載でアナログへは
多少しわ寄せが行っているとは思う。でも従来回路にこだわらず高集積と高速スイッチ
が使えるメリットを生かした新しい回路を積極的に取り入れて欲しいですね。



46 :14 ◆14WWQTpaUM :04/02/05 23:55 ID:Nys7+v/k
>アナログ全般

そうですね、その通りです。精度が上がれば、回路設計者は相対誤差や絶対誤差を
抑えるためだけにL,W,Areaを大きくする必要もないわけですしね。
どんな回路でも恩恵をうけることでしょう。

>高速、高集積
そうですね。現状、単純にそれを適応すると熱問題にやられる流れをよく見かけます。
自動レイアウトの人に話を聞くと、とにかくチャンスがあればクロックをラッチで止める、これだね、といっておりました。
ひょっとすると、高集積&低速、のほうがいいのかもしれません。<ふと思っただけです
あとは電源電圧を下げる、でしょうか。って、こういうことは45氏であれば当然ご存知ですね。

プロセス側での努力としては、縦型とか平面以外とか?
球体の表面に、とかも実用化は当分先のようですし・・・レイアウトは楽しそうですが(笑
Si基盤自体の多層化というのもある程度実用的らしいですね。(親亀の上に・・・)

47 :774ワット発電中さん:04/02/06 00:29 ID:cUIXMPng
>46
いや、アナログ屋さんは従来の回路をそのまま今のプロセスに
乗せようとしてやれ相対精度が悪いとかリークがでかいとか
いう人が居がちなので。まあ実際そうなのだが。
今のデジタル向きなプロセスを逆手に取って利点を活用するアナログ回路を
もっと工夫しようって言いたかったんです。

デジタル回路の話ならClockGatingとかVDD下げるってのは低電力の常套手段。
基板バイアス制御とか。
さらに、クロック停止時には縦積みTrのゲートをなるべくたくさん
OFFするような状態で停止させてリークを下げるなんてアイデアもありますよ。
(2入力NANDだって上側と下側のNch、どちらがONかOFFかでリーク変わりますよ)
あたりまえなんだけどそれに気付いて実際に活用できるかどうかは難しいところ。

球体云々はBallSemi.comですね。面白いアイデアだったけど結局応用分野は
簡単なセンサやせいぜい太陽電池ですね。普通のデジタルLSIを代替するのは
利点が見出せない。組み立ても手間かかりそうだし。
Calibreとか対応してないだろうし。(でも集積度低いから適当な自作ツール
でも対応できるか)

48 :14 ◆14WWQTpaUM :04/02/06 00:48 ID:UOvro9Jc
>従来の回路をそのまま
・・・あー、わかります、それ(笑)。
せっかく0.13um使ってるのに、回路図見ると2um未満がほとんど無し。
「なにかあるとイヤだから」だそうです。まあ、チャネル長変調効果を抑えるという
話も分かるのですが・・・なんだかもったいないですよね。

>NANDのリーク
そうですねー。でもクリティカルパスまで考慮して回路図かいてないっぽいです・・・。
LVSの時縦積みの順番はみないオプション必須ですし^^;

>球体
表面にPADがあって、いっぱいくっつけて・・・というのは案として面白そうでした。
球であることを活用して、加速度センサとか・・・
1つのボールが10kBぐらいのメモリーで、平面シリコンにのっけた分メモリになるとか。
コストでメリットがでないかなぁ・・・出なさそうです(笑)。


49 :774ワット発電中さん:04/02/06 23:09 ID:pzkC6qij
>せっかく0.13um使ってるのに、回路図見ると2um未満がほとんど無し。
>「なにかあるとイヤだから」だそうです。まあ、チャネル長変調効果を抑えるという

まあリスク覚悟で新規回路ってのも日本じゃ難しいのかなあ。
回路方式が同じなら14さんが言うように狭チャネル効果や素子ばらつき
の問題があるのでできるだけ大きくってのはある程度しょうがないんですがね。

極端な話をすると、AMラジオをLSI化するとして、
ディスクリート時代のスーパヘテロダインをそのままLSIにするか、
思い切って、RFアンプの後高速A/D、そのあとフルデジタル処理(DSPなどを使用)
でやるか。今のプロセスなら後ろの方式が実現できるわけですよ。
#6石で十分良く鳴るラジオを数百万Tr使ってやるってのがコスト的にも見合って
#くる時代になっているんです。

素子ばらつきの問題だって例えば、ふんだんにTr使えるんだから小さなTrパラって、
それぞれにFF抱かせてシフトレジスタで調整値を書き込む、なんてことが簡単にできる
わけですしね。温特だってサーモDiでVf計って補正テーブル持たせて自ら補正をかけたりとか。
まあ2chなんぞに書ける話はだれでも思いつくこの程度だが、真剣に考えれば特許ネタになりそうな
回路はいろいろありますよ。

50 :774ワット発電中さん:04/02/06 23:33 ID:pzkC6qij
不良解析の話以降調子に乗って長々と書きすぎました。
いい加減ウザイっすね。そろそろ消えますわ。
えらそうな書き込みに穏やかに相手してくれてTNX >14

20nmか。今の状況から予想すると解像、Trばらつき、リーク
の問題がもっとも大きい障壁だな。昔のようなGateArray様にTrやRAMCell
並べておいてそれをメタで組み合わせるような設計になるかもね。
OFF Leak問題は基板バイアスでVtを制御するのは必須になるね。かなりの
バイアス電圧が必要だろうからポンプアップの電源屋安泰。

51 :14 ◆14WWQTpaUM :04/02/08 00:23 ID:4GYg7TUm
>50
いえいえ、私も色々と書きました。大変勉強になりました。
ま、そんなにこちらを見ている方もいないのかな、という感じもありましたのでw

で、同じく20nmの話をして落ち着くことにします。
Leakは最重要かもしれません。省電力は物理的な面では、やはりいろいろと重要であると感じます。
販売面では短期納期作成、これではないでしょうか。20nm化〜に伴い、いろいろと細かい条件が増えて
複雑化しますが、例えば機能記述から1stサンプルまで1ヶ月とか。
電源系は流行りそうですね。安定、低電圧、小スペース(マクロ)。

52 :774ワット発電中さん:04/02/15 12:21 ID:53L0u9R3
Intelはウェハ1枚当りの売上げが?00万円になる様な製品を作っている訳ですが、
デジタル家電向けだとそれが?0万円といった按配になります。20nmを引っ張って
くれる製品は?という処も大きな問題でしょうね。全世界の半導体売上げは、日本
国内のパチンコ産業売上げより低い訳ですから、何かキラーアプリが出てくれない
か?ってのが半導体関係者共通の願いと思います。

53 :774ワット発電中さん:04/02/15 12:29 ID:DDM8xEmx
>>34

SUNのブレード2000よか、PEN4の2.4G程度で
倍ぐらいのパフォーマンスでるよ。もちろんLINUX
だけど・・・modelsimの結果ね。

ただし、32ビットなんで、大きなファイル操作で必要な
64ビットOSについては未確認。

54 :774ワット発電中さん:04/02/15 12:36 ID:DDM8xEmx
>>31

>サブストレートノイズのほうは、フロアプランレベルで改善案ないか、定量的にみたいな話がうちにきて、

あぁ、サブストレートノイズか・・・マイクロプロセッサの設計をやっていた頃(中身は
論理合成ではなく、トランジスタ設計ですから)、ダイナミックPLAの近くに内部バッファ
を置いた奴がいて、この問題に悩まされたなぁ・・・

測定は出来ないんだよね、推定しかない。MOS回路とかプロセスのプロ知識
がないと正しくは解決できないな。あと、同じようなのでミラー効果らしいことも
あったな・・・これはダイナミックFFでの問題。


55 :774ワット発電中さん:04/02/15 12:42 ID:DDM8xEmx
>>52

日本の半導体メーカーは利益率が低いんで、最先端プロセスで
食えるとこは難しいんじゃないかな。それこそ、TSMCみたいに
FAB専門で頑張るしか・・・

その理由は製品だよね。ビジネス誌なんかで「デジタル家電」なんて
持ち上げているけど、儲からないよ。利益低すぎ!将来は無いよね。

今の0.18UMプロセス使用でも、5mm角で1000円以上の価格を
狙える製品設計力がないといかんでしょうね・・・

試作費1億円(0.15umか?)を回収できる利益X数をこなさないと
いかんでしょ、最低でも。1個100円の回収でも100万個だよ!

56 :774ワット発電中さん:04/02/15 13:35 ID:53L0u9R3
>>55
次世代のプロセスを積極的に導入する事でメリットが出せる製品群は、現状では
CPU/GPU/FPGA等に限られていて、世界に10社程度というイメージかと思います。
プロセス性能が製品性能に直結し、個数が出る製品でないとダメです。
TSMC等も枯れたプロセスで利益を上げて先端プロセスのウェハをディスカウント
する等、上記の様なメーカの囲い込みをしていると思います。
非同期やポストセルベースの設計手法により、多分、テクノロジノードで一世代
近い性能の向上は期待出来ると思いますので、そちらで頑張った方が安上がりって
気もします。90nmのリソグラフィに必要なArFのスキャナでも1台20億見当の値段
になる訳ですから、20nmでは...

57 :774ワット発電中さん:04/02/16 02:37 ID:6hR3C7I5
>54
サブノイズ測定してるところもあるよ。論文嫁。

高速なマイクロプロセサの設計やるとプロセスからなにから
知ってないといい設計ができないからいい勉強になるよね。
逆に、こんな設計自由度が高い世界でやってるとGAやCBの世界
に移ると変な(っていうか覚えないといけない)制約多すぎて仕事になじめないっす。。。

58 :774ワット発電中さん:04/02/16 03:28 ID:hbcSNh0u
>>57
俺はDRAMからCBに転換
ギャップに苦闘中‥‥

59 :54:04/02/16 09:49 ID:uv+xra7I
>>57

スマソ。論文名を教えてください。IEEEソリッドステートの会員なんで、
ISSCだったらいいのですが。

1cm角ぐらいのチップでこ、真中あたりのウェル電流を測る分けだから、
出来ない!と言う結論なんだけどな。

60 :774ワット発電中さん:04/02/16 12:36 ID:uv+xra7I
0.18umを使うのでもコストが合わないという製品しか設計できないんだから、
20nmというのは夢物語だなぁ・・・随分と先になったら使う事が出来るんだろう
けど。(定年後か過労死後?)

バックバイアスでリーク電流を下げるとしても、アプリとしてはチャージポンプ
の安定時間やら待っていかんといけないし、そもそもVTを上げることなんで、
ゲインも落ちるなぁ・・かつてのNMOS時代に高速度MPU(当時としてはね)を
設計したときに、バックバイアスの目的はVTを下げるのと、キャパシタを下げる
ことだったから、随分と目的が変わるなぁ・・・って感じ。

短チャンネル効果なんて非線形だから、アナログ屋さんが2um以上のTRしか
使わないというのは十分納得できるなぁ・・まぁ、使い分けが必要だけどさ。
MOSトランジスタを知らずにSPICEだけで設計する奴が多いから、そんなこと
も知らずに20nmのOP-AMPを作る奴は出てきそうだが。

愚痴スマソ。



61 :774ワット発電中さん:04/02/16 21:51 ID:r2tcjfCy
20nmというより22nmと言った方が、ロードマップ的にはしっくりしますね。
その時には、SOIはどの程度一般化してるのでしょうか?

62 :14 ◆14WWQTpaUM :04/02/17 02:26 ID:totwue9v
>54
あー、WEBであった・・・思い出せない。思い出したらまた書くわ。
こないだ、perlで適当に基盤のRCネット追加してフォワードの段階である程度
フロアプランとか具体的に指示できないかなとかかんがえて、考えただけで挫折した。

でも実際、実製品での基盤ノイズ測定は無理っぽいと自分も思う。
TEGで理論の確認が精一杯じゃなかろうか。なにかスゴイ測定方法とかあるのかな?(企業秘密とかで)
>60 20nmのOPAMP
最初に作ったOPAMPがそんなかんじでした・・・(勿論拡散はしてないですが)

あるマクロを0.25um→0.13umに移植する話が来て、始めてのアナログ回路で、
「ぜんぶのL,Wを半分にして面積激減!ウマー!」ってやりました。

>61 SOI
手がけたこと無いんで詳しくないんですが、会議で話には上がるものの
「コストがねぇー」というところでいつも消えますね。
やっぱ製造は難しいのだろうか?




63 :774ワット発電中さん:04/02/17 21:54 ID:O7GS662e
>>62
IBMとか国内O社さんとかを調べてみると良いと思います。もっとも、重要な設計
技術は既に特許化されているとは思いますが...

64 :774ワット発電中さん:04/02/18 00:00 ID:bkAcUuyI
>62

>>61 SOI
>やっぱ製造は難しいのだろうか?
製造は一緒。設計はFDとPDでは結構異なる。
え?ウエハの製造?ぐぐれ。

65 :774ワット発電中さん:04/02/18 00:11 ID:bkAcUuyI
>60

>バックバイアスでリーク電流を下げるとしても、アプリとしてはチャージポンプ
>の安定時間やら待っていかんといけないし、そもそもVTを上げることなんで、
>ゲインも落ちるなぁ・・かつてのNMOS時代に高速度MPU(当時としてはね)を

Vtがここまで下がるとちょっとのばらつきがとんでもないことになるんですよ。
だからバックバイアスでVt制御してばらつきを改善するのよ。
Ioffを抑えるという方向。確かに昔とは方向が逆っすね。
低電力の世界では確かにアクティブに制御することも必要ですね。

66 :774ワット発電中さん:04/02/18 01:40 ID:muZsyrZL
>>64
22nmではどの様な環境下で製品を設計しなければならなくなるかは、とりあえず
SEMATECHでググって、そのHPで提示されているITRSを読んでみて下さい。
ITRSは一般にロードマップと呼ばれているもので、今後の半導体の技術開発方向
に関するReferenceとして、全世界で使用されているものです。

67 :60 :04/02/18 10:32 ID:5hm2ZkwE
>>65

なるほど・・・バックバイアスでVTのばらつきを抑えるのか。確かに別の意味でも
有効ですね・・・今の設計方法だとVTのばらつきを加味しないといけないので、
ガードが大きくなる。少なくともVTのばらつきを狭めてくれれば、設計は楽になり
ますね。それにバックバイアスを掛けると、基板効果によるVTH変位が小さくなる
ので、そのへんも楽になりそう。ま、ぶっちゃた話、ベータの変位もちいさくして
くれれば、もっとラク・・・そりゃ、贅沢だ。

どうやって基板に掛けるのですか?ダブルウェル(すまん、最近はプロセスには
疎い)だとしたら、大量にある全てのウェルにバイアスを掛ける事になるんでしょう
か? SOIになったら・・・そりゃ、もう。

でもVTのばらつきが大きいなら微細化はアナログにとって苦しいなぁ・・・


68 :774ワット発電中さん:04/02/18 10:36 ID:5hm2ZkwE
>>66

SEMATECHはまだあったんだぁ・・・知らなかった。MCCは無くなったよね。
閉鎖したMCCのビルを地元のベンチャー企業に格安で貸したことがあって、
まだガラガラの時に友人(米国人)の会社がそこにあって、入ったことが
ありました。入ったら、日本語をしゃべるなよと言われました。日本人と分かる
と追い出されるからって(笑 ほんとかね・・・

69 :774ワット発電中さん:04/02/18 21:37 ID:Pg1C+fYG
>>68
資金集めに随分と苦労しているようですが、まだ存続はしていますよね。現状は、
Intelの為にある様な処も多分にありますが、半導体製造装置業界/大学/研究機関
/CAD業界等に半導体が近未来に必要とする技術を提示して開発を促進するという
ITRSの機能は、今後も必要と思います。その一方で、MEDEA+の様なアプリケー
ションのロードマップに積極的に取り組むコンソーシアムも活動していますから、
その2つの方向が上手く噛み合ってくれれば良いのですが...

70 :774ワット発電中さん:04/02/20 22:27 ID:VfITZopo
スレが進みませんね。2chと22nmとはやはり相性が悪い?

71 :774ワット発電中さん:04/02/21 00:09 ID:TyXZlYVw
>>70

結構進んでいると思うよ。内容も濃いしさ。1行レスの欲求不満のはけ口
っていうのもないしネ

72 :774ワット発電中さん:04/02/21 16:00 ID:zZet+eWs
>>71
ああ、とても2chとは思えない良識スレだ。

73 :774ワット発電中さん:04/02/24 23:47 ID:JT+F9rjd
2chにいわゆる良識ってあるんでしたっけ?

74 :774ワット発電中さん:04/02/25 00:47 ID:I7P1XVBS
そういえばそうだね。

75 :774ワット発電中さん:04/02/26 01:52 ID:YecUGq1a
>73
こないだみたよ。まじであった。ホントだよ!信頼できる筋からの情報だから間違いないよ!

76 :774ワット発電中さん:04/02/27 01:21 ID:bcCoR9p6
うーむ、2chの奥深さは侮りがたし。しかし現在の半導体の活況もオリンピック
を過ぎるとまた落ちこんで、リストラやらコンソーシアムなどが元気を取り戻す
んでしょうかね? ASPLAも、また元気になったりして...

77 :774ワット発電中さん:04/03/04 21:37 ID:Vnwy0Cgy
STRJワークショップから帰ってきました。どーもTrの方向は、HP・Trは低リーク、
LSTP・TrはそこそこのIoff容認に方針変更する様です。メタルゲート、High-Kが
鍵なのかな?

78 :sage:04/03/09 02:53 ID:QvlWNKvx
書いてあることあまり分からないのですが、半導体に興味を持ちました。
半導体の魅力って簡単に言うとなんですか??


79 :774ワット発電中さん:04/03/10 04:42 ID:DM92jtRX
電気を通したり通さなかったり

80 :774ワット発電中さん:04/03/10 09:04 ID:qiV/KYKn
要するにそれがON/OFFというスイッチの役割になるってのが極意かな?
故に論理演算が出来る→PC。短絡的に言えば。

81 :sage:04/03/11 03:49 ID:OnZlkf4Q
78です。お返事ありがとうございます。
やはり半導体はかなり人類を進歩させているようですね。
フォトンベルトの記事を読んだのですが、人類の進歩のサイクルが加速的に短くなり
2012年の12月にその周期は零になるとか?一体どういう計算か疑わしいですが
2012年の12月にフォトンベルトに突入するという興味深い記事を読みました。
人類の進化はそんなに早くなるとは思えませんが。。
65nmプロセスとか20nmプロセスとかは回路の幅という事と思っていますが、
それはどの方向での幅なんですか?現在大学生で材料工学に関してならっていますが
半導体は素人なので是非とも教えて下さい。
また電子顕微鏡で見える球みたいな原子と言われているものは何が見えているのですか?
分かる人がいたら教えて下さい。電子の軌道からの情報が写っているのかと思っていたのですが、結合
している事を考えると球が並んで見えるのはおかしいと思い疑問を持ちました。


82 :774ワット発電中さん:04/03/11 08:33 ID:yhPZpW+4
フォトンベルトってぐぐってみたけど、ただの宗教じゃねーの?
白装束や、1999年に地球が滅ぶとか言ってるのと同次元に見えるけど…

65nmとか20nmプロセスルールってのは平面方向(縦、横)での配線の間隔幅。
リソグラフィーを始めとする平面加工技術の精度を表しているようなもんか。

高さ方向での結晶成長技術は原子層オーダ(0.5nmくらい)での制御ができます。
電子の波長(ド・ブロイ波長)より小さい領域(だいたい20nm以降)では、
量子エレクトロニクスとかいってバンドギャップを始めとする量子の特性を設計する事ができます。
人工原子を作るとでも言うか。半導体レーザや最近ではLEDといった光デバイスはこの技術を積極的に取り入れています。

電子顕微鏡で原子までみえるのあかなぁ…電界放出型のSEMかな?
TEMとかSTMと混同している気がするけど?
いずれにせよ電子は見えません。SEMだったら電子を飛ばして陽子等によって散乱した像か
回折像を見ているだけです。

83 :774ワット発電中さん:04/03/11 23:42 ID:A5mV1uWV
XX nmってのは、
その時代のDRAMのWord/Bit線間隔/LOGIC製品のGate Poly間隔/Metal_1 Pitch等
の中で一番狭いもののHalf PitchとするのがRoadmapの定義です。hp xx と呼ぶ
事になっています。その時点での半導体の最小加工Pitchに相当します。
ITRS2003によると、どうもテクノロジブースタなる新技術を立ち上げて行かない
と、22nmまでMooreの法則を維持していく事が出来ない様な按配かと思います。

84 :774ワット発電中さん:04/03/15 20:45 ID:O8Pfp+AJ
intelなら必ずやるさ


85 :774ワット発電中さん:04/03/16 01:25 ID:Do7eaOBC
でもintelも結構弱気になってるよ。
なんども上で言われててうざいだろうけど、あれですよ、Vthこれ以上
下げられないからリーク問題でそうおき楽にLを縮められないっすよ。
って限界説は1um切る頃から言われ続けてるけど、そろそろサチるころっスよ。

86 :774ワット発電中さん:04/03/16 10:30 ID:fTynh/P0
>>85
サチらない様にする為には、歪みSi、High-k、Metal Gate、FD-SOI等の
構造/材料の変更を順次実現して行かなければならない訳ですから、そのどれか
でコケそうな気もしますね...

87 :774ワット発電中さん:04/03/17 00:35 ID:DObq2O1I
>>86
そそ。ひずみSiなんかはintelはいい線行ってるけど、それすら
効果はたかが知れてる。
SOIの効果も、これ以上微細化したら効かなくなるだろうし。
FD-SOIは微細化進んでないOKI辺りが低電力用途にやってるだけじゃないかな。
ハイエンド向けにFDは難しいかも。


88 :774ワット発電中さん:04/03/17 07:02 ID:APgmHhKo
微細化を進めるには、FinFETやFD-SOI等で極めて薄っぺらなSiを作れないと
Gateでの制御性を確保出来なくなりますから、どの様な方法が簡単で性能が
良いか?という事ですね。何もしないと、22nmに行きつく前に年率17%のCV/I
の向上が実現出来なくなるでしょう。

89 :774ワット発電中さん:04/03/27 03:37 ID:v9bprH/i
NECエレがTransmetaのLongRun2導入するようですね。まさかそう来るとは…。
独自技術大好きなNだけに意外。技術セミナーやってくれるかな。
おもしろいことになってきた気がする。

90 :774ワット発電中さん:04/03/27 08:34 ID:W87J9C7E
TransmetaもFの90nmで製品を作ったり、Nに低消費電力回路技術をライセンス
したりと、また元気が出てきた様に見えますね。

91 :LSI屋:04/04/12 11:10 ID:dOqdSSJ9
45nmからはシリコンでなくゲルマニウムに変わると言う話もあるが?

92 :774ワット発電中さん:04/04/12 21:38 ID:yEoEUVdN
>>91
GOI?
絶縁体の上にエピでGe形成するやつ。

93 :774ワット発電中さん:04/04/12 23:29 ID:uzQu8uXW
コストが上昇しそうですね...

94 :774ワット発電中さん:04/04/13 22:56 ID:wjXHEeD+
SiGeでそ

95 :774ワット発電中さん:04/04/14 20:56 ID:MATT7u6w
>>94
SiGeってRF専用っていう印象しかないんだけれど、Logic系でも使われているの?

96 :774ワット発電中さん:04/04/14 21:56 ID:XrFFaJV0
>>95
Logicではまだほとんど使われてない。TEGレベル。

97 :774ワット発電中さん:04/04/14 23:07 ID:cqr18G/y
>>94
GOIって、22nm以下を視野に入れると移動度の面から選択肢の候補に入りますが、
現状では研究所レベルですよね。多分、次のテクノロジノードに以降する為に、
スケーリング以外に新デバイス構造の実現が必要になると、2-3年で次世代という
訳にはいかないでしょう。

98 :774ワット発電中さん:04/04/17 01:38 ID:657HDOCE
ナノインプリント リソグラフィってどうなの?


99 :プロセス開発者:04/04/23 06:57 ID:bubp5vwG
一生懸命プロセス作っても、「設計から作る製品がない」と
言われた状況に直面したことが過去2回。他社の友達もおんなじ
こと言ってた。65nmに進めるのも作れる製品を持ってるとこだけ。
20nmはIntel、TI、TSMC、IBMくらいでは。

90nmでさえリークがひどくて、いわゆる一般家電製品では
使い道ないみたい。本当に10年後世の中で20nmが製品化
された時には、日本メーカはまだ90〜65nmでとまっている
気がする。何かよい手なくて?

100 :プロセス開発者:04/04/23 07:02 ID:bubp5vwG
>98
 面白いと思う。ただ、今のLSIプロセスに組み込むのは
 難しいのでは? プリント基板とかPKGレベルなら面白いかも。
 とにかく安く出来そうだし。

101 :774ワット発電中さん:04/04/23 21:20 ID:7krhZKZf
>>99
LSIは、要求スペックを満たしているかどうかが絶対的な判断基準ですから、
開封して見たら中から歯車やゼンマイが...或いはゲノムが...でも、何ら問題
はない訳です。
次世代のテクノロジノード開発は、優れた才能が多くの努力/時間/費用をかけて
実現出来る訳ですが、時期を前後して他社も大同小異の技術を立ち上げるので、
その開発に大きなビジネス上の付加価値はなく、コモデティとなります。
一方では、ある処理をマイコンベースで実現するのと、上手く設計された専用
ハードで実現するのとでは、3桁のパフォーマンス差があると言われているし、
セルベースをやめてフルカスタム設計をすれば、パフォーマンスは倍以上になる
とも言われています。
設計規模がかなり大きくなった現在では、同じ投資をプロセス開発に対して行う
よりも設計手法に対して行った方が投資効率は良い筈ですが、クライアントは
特定のLSIベンダに縛られない様に、大手CADメーカの設計FLOW上での設計
データ記述を行う事を指向しますから、相当な差別化が出来ないとビジネスを
獲得する決め手にはなりません。
市場が求めるものを、最もリーズナブルに提供する為の選択肢として、プロセス
開発を捉えないと、多分、自滅する様に思います。

102 :774ワット発電中さん:04/04/24 00:41 ID:Ab1QPARQ
>開封して見たら中から歯車やゼンマイが...或いはゲノムが...でも、何ら問題
>はない訳です。
面白いですね。全体を通してかなりセンスを感じます。
しかしマジレスすると、要求スペックには
・動作音がしないこと
・注油が不要なこと
・腐らないこと
などは普通はないので、一応半導体という暗黙の前提条件はありますよね。
いえ、しかしその通りです。しかし20nmノードが来る前に半導体以外の
デバイスに取って変わることはほぼ無いでしょうね。残念ながら。

>市場が求めるものを、最もリーズナブルに提供する為の選択肢として、プロセス
>開発を捉えないと、多分、自滅する様に思います。
それも一理あると思いますが、市場が求めるものは今あるものかそれより
少しだけ進んだものであって、やはりビジョンを見せないといけないようにも思います。

プロセスに期待するのは、なにもしなくても電力が下がり性能が上がる
からであって、その期待通りにならないようになる今後においては
プロセスへの期待も従来ほどではないのは確かですよね。

あと、アプリケーションなしにプロセス開発ができる次代背景ではないので
自滅までは行かないと思います。各社、微細化には慎重になりつつある
のではと感じています。

103 :774ワット発電中さん:04/04/24 01:09 ID:N9TdnMRC
>100
PKGで修行して
最先端へ朝鮮でしょうか

104 :774ワット発電中さん:04/04/24 10:03 ID:RqxmQyDd
>>102
歯車/ゼンマイ/ゲノムは極論ですが、MEMSによる高密度不揮発メモリの可能性や、
ポストセルベースの設計手法で一世代前のプロセスを使っても同等の性能を出せる
可能性はあると思います。特にバックエンドの設計手法は、いまだにゲートアレイ
全盛期の技術を転用し続けている処がありますから。

>あと、アプリケーションなしにプロセス開発ができる次代背景ではないので
>自滅までは行かないと思います。各社、微細化には慎重になりつつある
>のではと感じています。
言葉足らずでしたが、私が心配しているのはIDMの自滅ではなくてIDMの中の
プロセス屋の自滅です。クライアントが満足するデバイスを、22nmで作る
メーカより90nmで作れるメーカの方が技術が高い!と思いますが?

105 :774ワット発電中さん:04/04/24 13:16 ID:7v/StM8W
データシートが同じだとして、コストが安いものものを
作れるメーカのほうが技術が高いでしょ。

106 :774ワット発電中さん:04/04/24 13:35 ID:62usH/Rd
>>105
その通りですね。次世代プロセスで作る場合でも、NREを含めてより安く作れ
なければ、その価値はない訳です。

107 :774ワット発電中さん:04/04/24 13:45 ID:ZKUOt10V
>>99

>90nmでさえリークがひどくて、
SOIにしたのが電力抑制している。
PowerPCが確かそうだった。
Athlonも90nmはSOIにするはず。

108 :774ワット発電中さん:04/04/24 20:14 ID:CapwWR94
Trの設計では、Ionを稼ぐ為にIoffを犠牲にしたものから、低Ioffを維持する為に
Ionが小さいものまで色々ありますが、その世代で最初に登場するのはCPUの
高速動作の為のIoffを犠牲にしたタイプです。90nmでは、低Ioffタイプが使われる
のはこれからでしょう。ウェハ価格がある程度安くならないと、低Ioffが重要な
モバイル系での使用が始まりませんから。

109 :774ワット発電中さん:04/04/30 21:02 ID:51CakB7T
MT-MOSとかありましたね・・・ブロックごとにバックバイアスを制御する
時代になるんかなぁ・・・ま、それはともかく。

インテル、AMDやIBMのMPUとかを見るとため息が出ますよね。
あそこまで回路、レイアウト、システム、論理の技術の粋を集める
ことが出来るなんてすごいことです。論理合成でLSIを組んだと
しても、彼等のレベルの何分の一かのパフォーマンスしか出ない
んです。かつてはそういう設計をしていましたが、お金も技術も
足りないので、あぁはできませんね。>> 設計力の凄さを感じます

プロセステクノロジの進歩もああいう凄まじいLSI設計技術が
あれば本望なんでしょうね・・・

110 :774ワット発電中さん:04/05/01 08:44 ID:Zaw8/S0o
>>109
インテルも、ペンティアム4では約半分がセルベースでの設計だと聞きましたが、
高値で大量に売れるし、トラブルが起きても客を待たせる事は出来るし、で
やりたい放題ではないかと思えてしまいますね。更にインテルはチップ内各所に
特殊な内部波形観測用の素子を入れ、実測結果を設計にフィードバックしている
様ですから、とてもかないません。

111 :774ワット発電中さん:04/05/01 15:52 ID:zI9vX23t
>>110
詳しいですね。
でも実際に波形観測するとなるといろいろ準備が必要でめんどくさい。
i社くらい一製品がバカほど売れて湯水のように開発費かけられれば
そりゃいいもんができるよなあ。
こっちは一発で動かさなきゃならんし売れる数も何桁も違うし。なかなか
きわどい回路は採用しづらいよ。。。

112 :774ワット発電中さん:04/05/02 08:56 ID:e445CJAQ
90番あたりにGe出てるけどマジですか?
Prescottのような消費電力100WクラスのGeのCPUが商品化されるんかな。


113 :109:04/05/03 11:12 ID:z4UPqXnY
I社の例ではないんですが、ああいったプロセッサはセルベース
ではあるんですが、そのセルがほぼカスタム化されていて、
最適化されているとの資料を読んだことがあります。それって、
プロセステクノロジの変更にたいする修正をなるべき機械化する
目的であります。単純なシュリンクだとうまくいかないケース
もありますから。

ま、セルと言ってもランダムロジックではなくて、データパス
セルの多用ですから、スタセルとは設計力が違うんで、
パフォーマンスもそりゃ、ちゃいます。

内部に測定用のデバイスを入れるのはよくあります。テストモード
で測定可能にしたり、パッドを置いたりもします。

114 :774ワット発電中さん:04/05/05 00:37 ID:t25Ufpv5
やつらは実動作速度で内部波形取ってるみたいだけど。
冷やすのはダイヤモンドシート。
1つの製品があれだけ大量に売れればジグ類も金かけられるからなあ。

115 :プロセス開発者:04/05/08 05:43 ID:dg3hOxDg
>>104
>言葉足らずでしたが、私が心配しているのはIDMの自滅では
>なくてIDMの中のプロセス屋の自滅です。
 ご心配のことがおきつつあります。
 プロセスエンジニアが悲観的になってはいけないのですが。

>クライアントが満足するデバイスを、22nmで作る
>メーカより90nmで作れるメーカの方が技術が高い!と思いますが?
 ごもっともです。ただし、同時に顧客はプロセス開発の
 将来のロードマップがないと買ってくれません。
 つまり22nmの技術を示しておかないと
 買ってくれないのも事実です。


116 :プロセス開発者:04/05/08 05:47 ID:dg3hOxDg
>>112
 20nmくらいでGeはマジになるかも。
 ただし、100Wなんてしたら材料が材料だけに、溶けちゃうかも。

117 :774ワット発電中さん:04/05/08 15:20 ID:GDxpnejF
>>115
その通り。客だってばかじゃない。次世代製品を見据えた
付き合いが必要なの。

118 :774ワット発電中さん:04/05/09 10:13 ID:sOG6m57b
>115,117
設計資産の再利用を考えると、現在の設計資産を最小の工数でポーティング
可能で、それだけで性能が向上する次期プロセスの魅力は大きいですよね。
ただ最近は設計規模の増大に伴い、アーキテクチャの選択や各種設計技術が、
製品性能に対して大きなインパクトを与える様になって来ています。
例えばある種のアプリでは、プログラムをダウンロードして実行するか?それ
ともFPGAのコードをダウンロードして実行するか?で、スピード/消費電力面
で複数プロセス世代分の差が出ます。
またその様なアーキテクチャ選択は、LowKの必要性とも密接に係わります。
クライアントのアプリに対して、アーキテクチャ/設計技術・プロセス開発を
セットにしたロードマップを提示出来ればかっこいいんですが...

クライアントは、基本的には、出来るメーカを選択すれば良いと考えます
から、プロセス開発がスケーリング推進の時代からテクノロジブースタ
立ち上げの時代に移行しつつあり、それがTime to Market/設計制約
/コストに大きなインパクトを与えるリスクをあまり心配しないでしょう。
でも、どのメーカも苦戦を強いられる様な壁が迫っていると思いますが...

119 :774ワット発電中さん:04/05/09 11:39 ID:HllvjGUw
X線露光ってどうなの?

120 :774ワット発電中さん:04/05/10 00:44 ID:EPfQBoZV
>>119
BARCなし、レジスト膜厚たっぷり500nmなのに0.1um開口可能。
エッチング耐性もすごく良い。

だけど量産性はゼロ。光源の問題。
工場にシンクロトロン設備置けってのか?

121 :774ワット発電中さん:04/05/14 22:55 ID:FWkeZYBC
で、20nmでペイするような製品はあるわけ?

122 :プロセス開発者:04/05/18 12:09 ID:AEtU/7h5
最新ステッパーはおおよそ1台15億円。
その他で既存設備を使うにしても、そのクラスの装置を4台くらい並べて
量産すると、まあ、100-150億必要かな。
これだけ投資して作る製品はたいがいは1個1000円から500円程度。
よくって2000円くらい? (IntelみたいなCPUは特別)
20nmの世代となった日にゃ、1台30億? で作るのまた1000円?

なにか、この産業まちがってない? どこかおかしくなってきてる気がする。
7-8年前には「i線ステッパー1億もするんだって」って言ってたのが
信じられん。


123 :プロセス開発者:04/05/18 12:14 ID:AEtU/7h5
スレからそれるかもしれないけど、
「技術の限界が先か、金の限界が先か」
技術の限界は毎度のことで何とか出来そうな気がする。
というかエンジニアは何とかしてみせるよ、きっと。
ただ...金だけは...

何かいいデバイスかんがえよっと。

124 :774ワット発電中さん:04/05/19 22:57 ID:+mtIheXF
>>122
半導体ロードマップの基本は、ムーアの法則を維持する事です。ムーアの法則は、
Trの集積量を2倍にすればきっと新しいアプリへの道が開け、更に半導体市場が
拡大する!という脳天気な考えが根底にあります。でも、LSIは食べる事も燃や
して燃料として使う事も着る事も現状では出来ません。成長の限界があります。
アプリケーション・ロードマップではEUが先行し、USが猛追していると思い
ます。日本は?

125 :774ワット発電中さん:04/05/20 01:07 ID:g1M6jxma
いろいろ議論してきたが、ここへ来てついにムーアの第2法則に突き当たったか。

集積度と工場建設費は比例する。

微細化の限界は物理法則が効くんじゃない。
微細化を進めると途方も無い工場建設費用が掛かるというこの第2法則により限界を迎える。

126 :774ワット発電中さん:04/05/20 10:52 ID:hcj+JHpL
結局、設計力の違いが問題なんだと思うよ。
デジ家電なんか安すぎで、金が残んないよ。

127 :774ワット発電中さん:04/05/20 20:36 ID:Sm9qeIL2
極微電子の研究をしています。ただ、興味ないけど。
じゃんけんに負けてやりたくないテーマをやらされるハメになった悲しい。
院にいくんだけど・・・・いまさら就職なんて無理だし・・・。
こんな状況は俺だけ?

128 :774ワット発電中さん:04/05/22 17:51 ID:OlVzkdEn
テーマを与えてもらえるだけ良いじゃないか。赤字で構わないんだし。
自分でテーマを考え、成果の商用利用で利益を出せと言われたら大変だぞ。

129 :774ワット発電中さん:04/05/23 01:39 ID:I+S5Yg0O
それは給料もらう身と授業料払っている方の差だ

130 :774ワット発電中さん:04/05/23 21:30 ID:u2OyIRjU
じゃあ辞めちゃえばいいじゃん
金払わなくて済むし嫌な研究しなくて済むし

131 :774ワット発電中さん:04/05/28 02:33 ID:zx4H79I6
SOIウェハってもっと安くならないの?

ちなみに今の8inchウェハって7000円/waferくらいだと思ったけど、
SOIが10000円くらいになれば...

132 :774ワット発電中さん:04/05/28 02:42 ID:0dOSmNCM
まあどうやって作ってるか知れば、なかなか安くできんだろうと
思うよ。
60nmを切るような世代でまだSOI有効?

133 :774ワット発電中さん:04/05/29 00:31 ID:ZL/d6q5T
>>132
FDは大変だろうね。
微細化するほどシリコンを薄くしなければならんし。


134 :プロセス開発者:04/05/29 03:17 ID:ER/0Dvo8
FDSOI以外に20nmに耐えれる道あるかな?

FinFET/Tri-gateとかもSOI基板がベースだし。
品質の問題もあるけど、FDSOI以外に解がない気がする。
感覚的にはほとんどJFETだけどね。

135 :774ワット発電中さん:04/05/30 02:34 ID:StTM2O3g
まって。耐えられるってどういう意味で?
リソは基板の種類には関係ないし、リークは20nmだとまともにやれば
バルクでもSOIでも同じ程度に漏れると思うんだけど、違う?

136 :774ワット発電中さん:04/05/30 11:12 ID:TGdEf9DX
>>135
微細化の問題点はリークだけではないよ。

消費電力の問題から電源電圧を下げなければならないが、FD-SOIならバルクと同じIdsを一回り小さい電源電圧で確保できるという、大きな利点がある。

また、現状では問題はあまり発生していないが、微細化を進めると宇宙線によるソフトエラーの問題がでてくる。
メモリならECCなどで対応すればいいが、ロジックはそういうわけにはいかない。FD-SOIはこのソフトエラー耐性が高い。


137 :774ワット発電中さん:04/05/30 11:16 ID:dUzM/Dgz
>>136

宇宙線の問題ですか・・・20年たって、また出てくるのか・・・

今の論理素子はスタティック回路だから、電子線の問題は
出にくいとは思います。あ、MPUみたいな高性能デバイスは
ダイナミック素子を使っているんで、その問題は出るとは
思いますが・・・



138 :774ワット発電中さん:04/05/30 18:41 ID:StTM2O3g
>136
それは分かってます。20nmでもまだそれが言えるか、が分からない。
宇宙線の問題は確かにそうかも。
しかしここまで集積化が進むと、宇宙線以外にも(設計、製造起因、環境ノイズ起因)
の偶発エラーは起きてくるから、メモリのECCのような仕組みをロジックにも
組み込まないとやっていけなくなって来るでしょうね。

139 :プロセス開発者:04/05/31 08:53 ID:UX2knVWq
>135
言葉足らずですみません。
ITRSが予測する高性能を出そうとするとと言う意味です。

>リソは基板の種類には関係ないし、リークは20nmだとまともにやれば
>バルクでもSOIでも同じ程度に漏れると思うんだけど、違う?
おっしゃる通りリソは基板には関係ないです。リークと一言で片づけると
面倒なのですが、SOIとバルクで差が出てきます。
例えば短チャネル効果抑えるのもバルクだときつくなってきます。

量産まで考えるとSOIってほんとに一般的にあるのかとおもっちゃったりも
しますね。

140 :素朴な質問:04/05/31 09:00 ID:UX2knVWq
回路設計してる人/製品設計してる人に基本的な質問ですが、
 「今後(65nm以降)デバイス性能がほとんど向上しないと仮定すると
  20nmデバイスを使うメリットはなんですか」

特に低スタンバイ電流が求められるデバイスでは、
(日本が得意とする情報家電のほとんどはこれ)
この可能性があります。

いっぱい集積できるってことだけ?

141 :774ワット発電中さん:04/05/31 22:17 ID:e6JSLRM1
Lのスケーリングに対してGateの制御性を確保する為には、Bulkも薄くしないと
ダメ!ってのがFin/FDに至るストーリですから、22nmに向けてBulkを薄くする
技術は必須ですね、導入順序の問題はありますが.. Intelは既にL2キャッシュ等
のECC化をアナウンスしていますが、同期設計のD-F/Fや動作スピード向上による
誤ラッチの可能性増大が宇宙線での今後の問題でしょう。
今より更にデバイスを微細化すると、何が実現出来るのか/それは実現価値がある
のかは、これから益々問われますよね。
でも、とりあえずボケの進んだ田舎のじいさま/ばあさまが、一人で街に行って
用事を済ませて無事帰って来れる様な画像認識/AIをケータイの中に組み込め
れば、人々の役に立つかなと思います。

142 :プロセサ設計者:04/06/01 00:15 ID:VC11iZgg
135です。
>139さんTNX。私も名前書こ。
20nm世代になってもSOI有効なんですね。短チャネル効果の抑制がその世代でも
SOIが有利なんですね。

ついにペタフロップス級の計算機(汎用機ではないですけど)の開発も
アナウンスされたり、本当に一昔前なら夢物語だったことが現実にできるんです
から凄いですよね。
>141さんが最後に言ったようなことも今は夢だけど、実現は不可能じゃないですね。
これをLのスケーリングでやるか、別のアプローチになるかはあれですけど、
まだまだやるべき仕事はありそうですね。持つかな。。。

143 :774ワット発電中さん:04/06/05 14:49 ID:AKodrx4R
うーん、メモリはインピーダンスが高いから、影響が出やすいわけだし、
MPUなどのダイナミックデバイスもそうなんよ。

でもいわゆる情報家電向けなんてスタンダードセルなんで、スタティック
かつハイドライブなんで影響が出にくいというところ。

んで、ぶっちゃけてしまえば、メモリ使用でメモリ素子を選ばずにFFや
ラッチのスタセルを選べば影響がないんだけどさ。

アプリも考えないとプロセス開発もね・・・

144 :プロセス開発者:04/06/07 02:22 ID:RihnyESi
3次元集積回路ってどう?

ここでいう3次元集積とは携帯電話等で使われている完成したI/O-PAD付きの
チップをstackするのでなく、3層配線の上にまたトランジスタを形成すると
いった感じの技術。上にのせるトランジスタはTFT並みの性能しか出ない
かもしれないけど、アメリカあたりじゃほんとにやろうとしてる所がある。
配線遅延が馬鹿にならないから。

ひょっとすると20nmでデバイス平面集積するのと、65/90nmくらいで
立体集積するのと同じ時期になったりするとおもしろいけど。

145 :774ワット発電中さん:04/06/07 23:03 ID:9vSURL4O
スタンダードセルを止めてフルカスタム設計にすれば、Tech.Node で一世代分
以上の性能向上が見込める訳ですが、設計規模増大に対応する為にはそんな事に
かまってられない、Global配線遅延は3次元デバイスで何とかできないものか...
というのが設計者の意見かと思います。しかしTech.Node毎にNREは上昇するので、
設計数/Tech.Nodeは横ばい若しくは減少の方向と思います。数が出るDSC/ケイタイ
/DVD等はそれぞれのロードマップに従う各社競合の世界ですから、次Tech.Node時
には、せめてこのマクロはセルベースからフルカスタム設計に切り換えよう!と
いった"MPU化"が情報家電でも進みそうです。
またIPを開発してSilicon Verifyする事も、TSMCと日本のIDMではWindowsとMac
の様な効率の差があります。ウェハでは生産数量を2倍にしても製造原価が1/2に
なる訳ではありませんが、IPではそうなります。人件費の差も大きく影響します。
日本の設計者の唯一の強みは、情報家電の開発で世界をリードする日本メーカの
エンジニアが、文化/言語の相違で十分に海外のファンドリ等を使いこなせない点
だと思いますが、それも危うくなりつつあります。日本のLSI産業は、あと何年位
持つのでしょうか...

146 :プロセス開発者:04/06/08 13:02 ID:0djJ2TrV
>145
すみません。基本的な質問させてください。

>しかしTech.Node毎にNREは上昇するので、
>設計数/Tech.Nodeは横ばい若しくは減少の方向と思います。
 よくわからないのですが... NRE、設計数/Tech.Nodeって?

>日本の設計者の唯一の強みは、情報家電の開発で世界をリードする日本メーカの
>エンジニアが、文化/言語の相違で十分に海外のファンドリ等を使いこなせない点
 逆に見ると日本メーカの製造プロセスに魅力ないということ。
 やっぱり65nmとか90nmを持ってないから? 単純にコスト?
 20nmのプランがないから?
 

147 :774ワット発電中さん:04/06/08 22:54 ID:frsZ7onA
>>146
NRE−設計及びレティクル作成等の個別製品の設計に必要なコストの事です。
製品の原価に割り掛けると、その額は生産数量に反比例します。

設計数/Tech.Node
−Tech.Nodeは、90nm、65nm...の事です。設計数は、全世界でそのTech.
Nodeで設計される製品数の総和の事です。

日本メーカの製造プロセス
−ウェハ枚数の大きいラインは、プロセス開発にかかる費用を少額で各出荷
ウェハに割り掛ける事が出来ます。同様に、IPもウェハ枚数の大きいライン
   であれば、設計費用の割り掛けが小さくなります。要するに、大きな生産
   規模を世界に提示して、プロセス/IP開発を自社に引きこんだファンドリ
のビジネスモデルに現状では対抗策がないって話です。TSMCは、Windowsと
   考えた方が良いと思います。


148 :774ワット発電中さん:04/06/22 23:27 ID:qGHvplM5
90nm,65nm...どんどん高性能になっていくんだね!!!

149 :プロセス開発者:04/06/23 06:27 ID:xIiYU1e+
つい最近学会いってきた。
20nm技術的にはますますできそうな気がした。
後は金とマーケット次第.....

150 :774ワット発電中さん:04/06/24 23:21 ID:DFWAreVn
Tの発表でつか。

>後は金とマーケット次第.....
ここでも随分前からそれが議論になっているわけだが。

151 :774ワット発電中さん:04/06/25 23:48 ID:vdWe3XCX
しばらく前は、w/wの半導体売上げは日本のパチンコ業界の売上げよりもかなり
低かったのですが、最近はどうなのかな...
自分を含めて半導体屋は最先端技術の開発を背負っているのだ!とのプライドが
高すぎて、世間では鼻つまみモノって気もします。

152 :774ワット発電中さん:04/06/25 23:56 ID:4yVSoA6Y
パワー、4階、シリンダーキャビネットからガス漏れ発生・・・

153 :774ワット発電中さん:04/06/27 00:02 ID:L9JxdKJv
おいおい、またライン止まんのか?
特急で頼むよ。

154 :774ワット発電中さん:04/06/27 00:04 ID:sahNru3x
スーパーホットは料金が4倍になりますが、よろしいですか?

155 :理研:04/06/27 00:28 ID:Rj2alx6i
誤報ですたスマソ・・・

156 :774ワット発電中さん:04/06/27 11:51 ID:L9JxdKJv
なんだ誤報かよ。
それ理由に納入遅らせられたら客にまた土下座だよ。

157 :774ワット発電中さん:04/07/14 22:08 ID:Uud/Wrsj
ASPLAって、どうなるんでしょうね...

158 :774ワット発電中さん:04/07/15 21:20 ID:z76mkFit
>>157
ASPLAって試作だけなの?

159 :774ワット発電中さん:04/07/15 22:13 ID:9D3o/Twp
>>158
その様ですね。もっともASPLAで取れたら国内4社が量産を引き受けてくれる様
ですが...

160 :774ワット発電中さん:04/07/16 23:14 ID:OGhIZPkz
ASPLAはクソですねクソ!
やるって決めたヤシは国賊です。

161 :774ワット発電中さん:04/07/17 14:26 ID:xc4oMB0F
>ASPLAはクソですねクソ!やるって決めたヤシは国賊です。

引っ張っているのは経産省ですから、"国賊"は経産省って事なのでしょうね...
でも国内各社が、TSMCの半分以下の規模の300mmラインをあちこちに作っても、
ウェハ価格で勝ち目がないのも確かですね。
売上げ高利益率を考えると、自動車業界では日本メーカは海外メーカに対して
優位にあるが、半導体ではそれが逆になっているって処が日本の半導体業界が
御上に頭が上がらない処でしょう。
例えば台湾は、生産の中国本土への移行を見越して国家プロジェクトで設計を
強化しようと動いていますから、国内各社は地場のデジタルAV景気に浮かれて
いてはまずいのでしょうね...

162 :774ワット発電中さん:04/07/17 15:17 ID:f2yijNaq
149 VLのTの発表みてそう感じたのなら君はわかってないよ。
Tの発表だけでもいいから全部通して読んでごらん。
破綻が読めるから。

163 :774ワット発電中さん:04/07/17 22:53 ID:FSmVlKnW
>>162
学会だけでなく、官界の声にも耳を傾けた方がいいですよ。

164 :774ワット発電中さん:04/07/17 23:42 ID:u5hfZBiq
部長クラス以上の輩はこのまま逃げ切ることしか考えてないのが問題。
40歳以上全員死すべし!!!!!!

165 :774ワット発電中さん:04/07/17 23:42 ID:NbVx+ah9
>>161
設計技術について、STARCは割とまともだと思う。
ただ、目新しさはあまりないような気もする。


166 :774ワット発電中さん:04/07/17 23:56 ID:gMg7bdt4
>>165
STARCがCSM(どのメーカの事かは判る人には判るでしょう)に対してリーダシップ
を発揮できているとも思えませんが...

167 :774ワット発電中さん:04/07/18 00:38 ID:Ca6d4PFJ
>>166
しょうがないんじゃないの?
STARCに設計ツールについては期待してないよ。


168 :774ワット発電中さん:04/07/18 12:16 ID:RGVAXzKH
>>167
ポストセルベースとかばらつきとかに対して、何かw/wでのイニシアティブを
発揮して欲しいんですが...

169 :評価屋さん:04/07/26 19:55 ID:xzG7hlek
LSI評価について、あるLSIのAとBに対して、個々に電源を用意しているのですが、
それらが同一の電圧なので、電源数節約のために1本にまとめたいなと思ってます。

そのときA-B間のショートチェックやスタンバイテストで、どう試験していいか迷ってます。
別々のときは通常通りの試験方法でいいのですが。。。

なにかいい知恵はあるかねぇ?


170 :774ワット発電中さん:04/07/26 22:51 ID:/QtmKLDk
良い知恵思いついたら、各社で特許出すでしょ!

171 :774ワット発電中さん:04/07/26 23:13 ID:HMxnVcfq
特許とか、そういうレベルの問題でもなさそうだけど。

172 :評価屋さん:04/07/27 19:13 ID:vgw5At1I
やっぱ過去の実例は無いんだ〜。
残念だね

173 :774ワット発電中さん:04/07/29 21:47 ID:OoDG3x7A
Knowhowとか特許ネタになる様な質問/回答は扱いづらいでしょ! やめましょう。

174 :今の国家Pj.は:04/07/30 06:47 ID:1EJUqKal
業界関係者には常識のことかもしれませんが。

ASPLA、STARC、MIRAI等いくつもPj.がありますが、
いずれもうまくいっているとは言い難い状態です。
ベルギーのIMECのような組織/運営形態になればいいのでしょうが、
各社のエゴだらけで、理想とはほど遠い運営になってます。
国からお金を出してもらったその裏で、メーカ間の密約が
あったことも周知の事実です。
日本の社会ってどうしてこうもマネージメントが下手なのでしょうか。

技術論から離れてしまってごめんなさい。

175 :悲観論:04/08/09 13:33 ID:/1vBditc
ばっかりですけど、こいつは!!というネタを希望

176 :774ワット発電中さん:04/09/18 18:45:09 ID:OwCjPLiN
>>174

かつての超L研の夢を見たいんでしょう。
あれ以外のプロジェクトは全部失敗した。

一方、官製ビジネスは失敗だらけ。ハイビジョン、
BSデジタル、ETC・・・次は地上波デジタルと
ICタグだろうね・・・

官僚とその取り巻きに問題アリなんだよね・・

177 :774ワット発電中さん:04/09/18 20:54:09 ID:NnC2bs97
>>176
地デジの失敗はありえん。
アナログは確実に停波するから。
俺たちに選択の余地はない。


178 :774ワット発電中さん:04/09/25 02:39:50 ID:y8d7T/LP
ネットワークで視聴できれば電波送信はいらないかも。

179 :774ワット発電中さん:04/09/26 20:27:17 ID:NLLup//h
>>178

昨日の都知事発言はそのへんを言っているんだと思うな。
第二東京タワーが要らない理由さ。

ネットワークにすると、地方のTV局が問題なんでしょ?
地方のTV局は奇妙な企業体の一部だからね・・・

180 :774ワット発電中さん:04/10/08 23:59:58 ID:AwVbkpKT
>>177
12セグはともかく1セグの方はヤバイのではないかい

181 :774ワット発電中さん:04/11/28 20:58:32 ID:2LEs8LOY
>>174
 「中国・台湾・韓国脅威論」 「アメリカによる知的財産訴訟脅威論」
とかで、また血税の投入を促進しているらしい。

 まあ、あの手この手と……。


182 :774ワット発電中さん:04/11/28 21:20:23 ID:hJ59nbSX
>アナログは確実に停波するから。

間違いなく停波時期は延長される。

183 :774ワット発電中さん:04/12/03 09:12:08 ID:i40Vv9Nd
セミコン最終日。

184 :(・ω・ ミ 3 )∋:04/12/03 22:41:49 ID:u9XRAOpT
ここはスゴイ場所でつね

185 :774ワット発電中さん:04/12/03 23:27:10 ID:TfxZ+B15
182に一票

186 :774ワット発電中さん:04/12/03 23:33:05 ID:ii4Ozb9E
>>183
で、どこの会社の受け付けがエr(ry

187 :774ワット発電中さん:04/12/04 00:02:18 ID:Nff6rOEH
この3日間、みな出払って会社は静かだった・・・

188 :774ワット発電中さん:04/12/04 08:47:02 ID:s3Z8qBJL
>>186装置エリアではHKEか

189 :774ワット発電中さん:04/12/05 01:12:27 ID:rMc4Vf55
旭硝子はへそ出してたな。

190 :774ワット発電中さん:04/12/06 16:29:48 ID:FY/e3DnZ
655 :名無し検定1級さん :04/12/04 21:31:33
>>651
ムーアの法則は単なる微細化技術の話ではなく、全体的な性能向上の速度を指す場合が多い。

ちなみに国際半導体ロードマップ委員会議長 P.ガジーニ博士(インテル技術戦略部長)によれば、
シリコンでの微細化限界は2nmぐらいで、あと10年以内にはそこに到達してしまうそうだ。

191 :774ワット発電中さん:04/12/07 22:09:06 ID:JeKkwVm6
>>190
果して、そこまで逝けるのだろうか...
2nmの前に片付けなければならない課題は山ほどある。


192 :774ワット発電中さん:04/12/07 22:56:50 ID:sDkKvRTX
Gargini氏の話聞いたけど・・・特に目新しいこと言ってなかったね
ロードマップはTが日経マイクロデバイスに寄稿してるもののほうが
遥かに説得力ある気がする。


193 :774ワット発電中さん:04/12/12 12:44:17 ID:n+MGMwpx
ふぅ〜

194 :774ワット発電中さん:04/12/15 21:47:07 ID:xnM/9+uS
なんか、期待と妄想と不良債権が交錯していますね。このスレ

195 :電脳師:04/12/15 21:56:28 ID:HWg0IdWB
20nmってことは照射はそのテの波長のだからどの帯域のでやるんでしょうか?

196 :基板メーカー:04/12/16 04:46:30 ID:Oi36+QON
ゲート20nmって無理やろ?EB?ステッパー?

197 :774ワット発電中さん:04/12/16 05:47:27 ID:l1cyPWT2
EB直接描画は、まだできないの

198 :774ワット発電中さん:04/12/16 10:23:42 ID:jCs7ggmg
>>195-197

ププププ
回折限界の超え方など幾らでもあることを知らない高卒哀れ。

まぁ無知すぎだな。

199 :774ワット発電中さん:04/12/16 11:27:41 ID:eglXCzU6
>>198
回析限界の越え方の具体例を列挙し各方式の特徴を述べよ(15点)

200 :774ワット発電中さん:04/12/16 12:16:54 ID:jCs7ggmg
>>199
知ってるが、おまえの態度が、気に入らない。

201 :774ワット発電中さん:04/12/16 14:31:09 ID:eglXCzU6
>>200
採点:0点

よって不合格

知らないなら知らないって白状した方がいいぞ。

202 :基板メーカー:04/12/16 20:09:06 ID:WhkFqtr2
EBは遅いからなあ

203 :774ワット発電中さん:04/12/16 22:42:26 ID:DtkhHOTL
「知ってるが、おまえの態度が、気に入らない。」を、知らない>>201が、気に入らない。

204 :774ワット発電中さん:04/12/17 08:05:31 ID:MtjEkRQ4
回折限界とか言う前に半導体市場が限界。

205 :774ワット発電中さん:04/12/18 14:33:33 ID:WEqq0Kwi
成長が止まればそのうち収益性も改善されてくるのかな?

206 :774ワット発電中さん:04/12/20 20:17:49 ID:pt2JOeeT
スレ違いかもしれないが、
Siに電子線描画するときに、
加速電圧を変えると、どうなる?

207 :774ワット発電中さん:04/12/21 00:19:04 ID:ldTwJDCq
おじいちゃんの病気がなおる

208 :774ワット発電中さん:04/12/21 01:20:46 ID:29oD263p
波長が変わるから、電磁レンズが機能しないじゃないの?

そういえば病気も直るかもよ。

209 :774ワット発電中さん:04/12/21 02:00:19 ID:nK2HB545
あのさぁ、波長に応じてレンズの電磁場変えるに決まってるだろ?
高卒か?

210 :774ワット発電中さん:04/12/21 12:54:18 ID:350Ist3Q
↑このおじさんの脳の病気は治せますか?、無理ですか、そうですか。合掌。

211 :ヨン様:04/12/24 14:40:25 ID:M/M1Iqt8
オレはK大の半導体関係の研究室のものだけど、だれか低誘電率
薄膜の研究しているやついる萌え??
オレはバリウムカーバイドなる膜の研究してるんだけどさ〜
実際のところ役に立つかどうかわかんないんだよね〜

212 :774ワット発電中さん:04/12/28 00:19:47 ID:m+7bN/wE
半導体って全世界の市場集めてもパチンコ以下の規模なんでしょ?
なんだかなあ。。。 作業着着て安月給で遅くまで残業して
報われない職業だ。

 「士農工商SE部品半導体 」

213 :774ワット発電中さん:04/12/28 12:07:35 ID:VKUymM5P
私服でコンピュータ使って試作評価するのが仕事ですが、何かw

214 :774ワット発電中さん:04/12/28 22:27:29 ID:PHwZR42/
熊本のS社の工場はでっかいぞー
1台でパチンコ屋が数件買えそうな装置が
数えきれないほど入っているぞー

215 :774ワット発電中さん:04/12/29 01:40:13 ID:uur2qp52
えっと・・・「S」AMSUNGって熊本に工場なんて持ってたっけ?

216 :774ワット発電中さん:04/12/29 11:22:54 ID:opXwibEe
>>215
いや、"S"harpかもしれん。
"S"ANYOかな。

....という冗談はさておき、おっきいな。
千歳空港に降りるときに見えるとこと、どっちが大きいんだろう?


217 :774ワット発電中さん:05/01/02 13:03:01 ID:Fv6f3L8I
半導体エンジニアってシリコンバレーだと年収数千万円もらえるんじゃないの?
あっちは儲かってるから貧乏な日本とは違うけどさ。



218 :774ワット発電中さん:05/01/07 06:56:15 ID:ZmO2XJjj
>>217
IEEEの調査によると平均年収約9万ドルだそうだ。
ピンキリならしての数字だとしても日本よりは恵まれているかもね。

ただしあちらの国は仕事内容で給料が決まるから
レイアウトや検証系などのバックエンドエンジニアが、
上流設計のエンジニアよりも待遇が良くなることは無い。
高給もらいたければそれなりの仕事に従事しなければならない。
あと学位でも大きな差がつく。だからみな博士号を持つあるいは取りたがる。

そもそも就業人口が違うけどね。日本のほうが多いでしょ。
新卒を大量に半導体業界に就かせた時代のツケがいままわっている。

219 :774ワット発電中さん:05/01/09 00:35:54 ID:NN+qOe0o
景気が良ければ採用、悪くなれば首を切る

そう言う中で働きたいかというと微妙

220 :774ワット発電中さん:05/01/31 15:57:36 ID:J9gRxYDj
_gadad←下の段だけ読んだらお前だ死ね

221 :774ワット発電中さん:05/02/01 18:11:01 ID:0sRuuuex
>>220
いい加減このネタあきたよ
_gadad
 ̄ ̄ ̄ ̄ ̄ ̄が

222 :774ワット発電中さん:05/02/15 04:52:19 ID:+sneOtCo
薄膜でx線つかうのだけれども、そのときに使う逆格子マップの意味がわからない。
(004)面、(113)面の逆格子点って。それは一つの逆格子を色々な面から
X線で散乱分布をみているのか?それとも逆格子そのものが、(004)にあり、
さらに(113)にもあってそれぞれ別のものとして考察しているのか?
わかる人いませんか?


223 :774ワット発電中さん:05/02/16 01:54:36 ID:01G5F7ak
Ewald 球はわかるか?その(004)、(113)の点の付近を
とるってことでしょ。

224 :774ワット発電中さん:05/02/21 19:41:40 ID:efe0MR+1
0.13μmは「コンマイチサン」とか言ってたと思うが、
90nmとかナノになったら何て言ってるの?

大学時代は半導体がらみの研究室にいたけど、
今は全然違う仕事してるもんで、気になって。

225 :774ワット発電中さん:05/02/21 23:38:52 ID:JWwpgDP4
>>224
普通に「キュウジュウナノ」じゃね?
「コンマゼロキュウウ」ってのはほとんど聞いたことない。


226 :774ワット発電中さん:05/02/22 00:12:27 ID:n7sWn6Ie
>>225
おなじく「きゅうじゅうなの」だなあ。さいきんは、「ひゃくさんじゅうなの」という言い方もしてる。


227 :224:05/02/22 18:20:05 ID:VPezqcgp
へーそうなんか
「キュウマルナノ」とか「ロクゴーナノ」とか言ってるんかと思ったよ

228 :774ワット発電中さん:05/02/24 19:35:09 ID:mcw9bMU+
「ナノ」も省略して単にキュウジュウとかヒャクサンジュウと
言う事も多いなあ。それで通じてるんで。
でも0.18um以前はコンマイチハチのような呼び方のままだな。


229 :774ワット発電中さん:05/03/02 11:54:39 ID:fX2od7qa
なぜ、0.13umを「コンマイチサン」と言うかというと、
英米以外の多くの国では小数点に「,」を使っているからだ。

230 :774ワット発電中さん:05/03/06 01:18:37 ID:Y3VN8rjA
Åに慣れちゃって
ナノよりも
Åで表現してくれたほうが
俺は感覚的につかみやすい。
そんなプロセス屋は多いハズだ。


231 :774ワット発電中さん:05/03/07 00:21:03 ID:N53Uqyr2
膜厚ならなー

232 :777:05/03/07 19:38:03 ID:vUtcaUuo
>197
直描EBは遅い+ステージ(セラミック)が削れるんで実用困難

233 :774ワット発電中さん:05/03/10 22:40:45 ID:+1WUrKKt
某Sムソン社の主力メモリー工場って、、、、
38度線に近いとこに位置してるらしい。


234 :777:05/03/15 18:24:47 ID:J0zIrxhc
水原ちゃうん?

235 :774ワット発電中さん:05/03/16 00:13:28 ID:CtoRMqlN
藻前ら、ここ読め(198を除く)
http://www.spie.org/

>>169
 リレー使えば?


236 :774ワット発電中さん:05/03/16 01:14:33 ID:q3wO2ML3
モノレイヤー

237 :774ワット発電中さん:2005/03/22(火) 20:03:07 ID:3KRGVDGt
>>232
0.13から量産は全てEB描画の会社知っているけど?
今、そこ製品価格低下による生産量増加の為、レーザに変更しているよ。

238 :774ワット発電中さん:2005/03/26(土) 19:09:37 ID:q88N7DMG
EB・レーザ直描で、8インチウェハを月産1万枚作れるならば、、、すごいね。

239 :774ワット発電中さん:2005/03/27(日) 13:13:00 ID:9U5S7qOC
300mmウエハだったよ

240 :774ワット発電中さん:2005/03/27(日) 22:04:59 ID:mrJXH83i
ウェハの大きさより、生産数量が問題なんだが。
月産100個でも、客が信頼性保証付けろ、と言えばそれは量産でつ。


241 :774ワット発電中さん:2005/07/16(土) 05:04:13 ID:RH34E1Ix
えきしん…。手前で頑張るか、どっぷり浸かるか。

242 :774ワット発電中さん:2005/07/19(火) 21:57:47 ID:vPZqXuuu
そもそも、日本のメーカーで20nmイケル企業があるのか?
今まさにそんなことやってる人の見解求む。

243 :774ワット発電中さん:2005/07/23(土) 21:05:26 ID:JTgNOTZC
>>241
自信作です。次世代のリソはこれで決まり!
いっぱい買ってね。

244 :774ワット発電中さん:2005/07/26(火) 14:31:21 ID:v0HxXdDh
 宇宙線の影響があるため、筐体を開けたまま使用しないで下さい(将来のパソコンのトリセツ)

 全くのシロウトなんですが、昔大騒ぎしたジョセフソン素子ってどうなったんですか?
 微細化というか高速化の助けにはならないのでしょうか?
 少なくとも、CPUの消費電力が際限なく上がる事態の対策にはなりそうですが・・・

 メーカー純正パソコンが水冷をウリにする時代が来るなんて想像すら出来なかった。
 液体窒素や液体ヘリウム使うパソコンを平気で使う時代が来てもおかしくないのですが。

 宇宙産業のグチに似てますね。「問題はカネとマーケット」


245 :774ワット発電中さん:2005/09/07(水) 19:25:12 ID:V4qBnm79
冷却の消費電力はどこいったんだ坊主?

246 :774ワット発電中さん:2005/09/24(土) 07:19:21 ID:zuHxnc+0
電子ビーム、X線、EUVの後は
量子、光コンピューターかいな

247 :774ワット発電中さん:2005/09/25(日) 22:05:39 ID:EqJMKnRl
SFQってどうなんだろ。次世代ロードマップでは一押しらしいが。
やっぱ冷却が必要なのはだめなんじゃない?
一家に一台、液体窒素冷却機...むりぽ(w


248 :774ワット発電中さん:2005/10/15(土) 04:24:44 ID:80nnVRh4
ウチの職場では65nmがそろそろ量産体制に入りそうだ。
やはりメモリー系の会社が少し早いね。
T版印刷とI8Mがやっている45nmの開発はどこまで進んでいるのだろう?

249 :774ワット発電中さん:2005/10/15(土) 20:24:30 ID:URYG2KA+
>>246
単電子デバイスとアナログ回路、ロジック回路を組合わせると面白いものが
出来そうです。

250 :774ワット発電中さん:2005/10/15(土) 21:40:28 ID:7jJQsuOc
>SFQってどうなんだろ。次世代ロードマップでは
次世代ってどのくらい先の話ですか?
おいらが生きてるうちに普及するようなものなんだろうか

251 :774ワット発電中さん:2005/10/19(水) 23:31:52 ID:NH2fyiEB
単電子素子は、只、サイコロを振っているだけだと思うが...
サイコロの振り方の組合せが、シリコンで作れるので、
この組合せが、より複雑になったシステムには善いかも?

252 :774ワット発電中さん:2005/10/21(金) 02:15:44 ID:oGjU/fHS
>>248
噂の松下?

253 :774ワット発電中さん:2005/10/26(水) 23:58:48 ID:l8S2f61B
このスレは大変ためになりますね。

皆さんに教えていただきたいのですが。
ダイナミック回路 と スタティック回路の定義を教えてください。

また、レシオ回路とは?



254 :774ワット発電中さん:2005/11/19(土) 14:38:22 ID:BUHZaO92
ASML独り勝ち

255 :774ワット発電中さん:2005/12/05(月) 23:25:48 ID:9Vyr4JEq
10nトランジスタが発表された。
http://www.necel.com/ja/news/archive/0512/0502.html

256 :774ワット発電中さん:2005/12/06(火) 14:35:51 ID:zVYh8u2v
>>247
77Kならスターリングエンジンで到達できるぜ。


257 :774ワット発電中さん:2005/12/25(日) 22:51:16 ID:M+4rDhFP
12/13 流体科学研究所 寒川教授 超高集積を可能とする起立型ダブルゲートMOSトランジスタの作製に成功
http://www.tohoku.ac.jp/japanese/topics/newtopics.html#20051213_3

独立行政法人 産業技術総合研究所 エレクトロニクス研究部門 先端シリコンデバイスグループ 遠藤 和彦 研究員らと、国立大学法人 東北大学 流体科学研究所の 寒川 誠二 教授は共同で、シリコン基板に損傷を与えない中性粒子ビームを使って、
超高集積が可能な起立型ダブルゲートMOSトランジスタの特性向上に初めて成功し、12月8日の日刊工業新聞と12月9日の日経産業新聞に掲載されました。

  問い合わせ先: 東北大学・流体科学研究所 教授 寒川 誠二 
             TEL/FAX:022-217-5240(直)
 E-mail: samukawa@ifs.tohoku.ac.jp
http://www.ifs.tohoku.ac.jp/

258 :電脳師:2006/01/23(月) 12:07:41 ID:nVkB867X
LSIプロセスをして遊んでしまった。
ガキが作った雪ダルマを破壊してやったら中が綺麗なバームクーヘンになっていた。

次に大きくて薄い金属板で巧くスライスしたら完璧なレアが出来た。

つうことは‥
平面でやれば半導体プロセスゴッコができると思い
Siと酸化膜をそれぞれ雪と砂でドーピングやイオン注入は泥水でやった。

とりあえずDRAMのトレンチやスタックをやって
最後に切って断面を見たらそれなりのになった。
今度はゲート作ろっと。あと拡散の色水をいくつも用意して。

人に見られないようにやろうかと思ったけど存分に出来ないから
公園で堂々とやったらガキが興味持って集まってマネしやがった。

若妻が「どうもすみません」と礼を言ってきた。

259 :774ワット発電中さん:2006/02/20(月) 21:31:17 ID:9fYjNpYD
日本だとエルピーダだろ??

260 :あぼーん:あぼーん
あぼーん

261 :774ワット発電中さん:2006/03/03(金) 21:16:36 ID:JDsDSNkM
 

262 :774ワット発電中さん:2006/03/04(土) 01:03:48 ID:bhg3ofrE
半導体の次は 何の時代だろう?

263 :774ワット発電中さん:2006/03/06(月) 14:00:55 ID:QcZbxOb4
カーボンナノチューブトランジスタ
http://epicentertech.biz/research/Device_Modeling/Carbon_Nanotube_Transistors/

264 :電脳死:2006/08/08(火) 21:19:15 ID:YRe4ZJ4X
>258よりもっと微細化できるプロセスは砂浜だ。

ビーチでマターリしながら
http://science4.2ch.net/test/read.cgi/denki/1121101228/40
してるのがバレないように半導体プロセスをやる。

雪だの粗さがないこの環境は相当nmが 1/20以下になる。
暑いし砂は細かいしマターリと一日中‥
もうマジになって水鉄砲でイオン注入までしたくなる、たまらないね。

ちなみにその微細度は1mmレベルで出来る、それを5cmくらいの多層プロセスにしたら、もぉたまりましぇんな。

砂は漏れが育った九十九里片貝海岸が最適っつーより世界一砂が細かい
プロセスのシミュレーション向け。砂時計の砂だらけみたいな至福の楽園。

砂浜をスコップでザクッとやると自然が作った1mm以下のプロセスが綺麗だ。

んでも、そこに来てる前述リンクの女を見に来なよ。

あと、砂浜でマターリと
http://science4.2ch.net/test/read.cgi/denki/1154784583/22
やって、夜には
http://science4.2ch.net/test/read.cgi/denki/1154784583/18
とかの異様な漏れがいるから。

んでも、このビーチは女だけで来てるの多いよ。
ココで上手くやれ!!(でも浜ではあの微粉末の砂が濡れたやつに付きまくりだからできないよ)。


265 :電脳死:2006/08/08(火) 21:22:16 ID:YRe4ZJ4X
>258よりもっと微細化できるプロセスは砂浜だ。

ビーチでマターリしながら
http://science4.2ch.net/test/read.cgi/denki/1121101228/40
してるのがバレないように半導体プロセスをやる。

雪だの粗さがないこの環境は相当nmが 1/20以下になる。
暑いし砂は細かいしマターリと一日中‥
もうマジになって水鉄砲でイオン注入までしたくなる、たまらないね。

ちなみにその微細度は1mmレベルで出来る、それを5cmくらいの多層プロセスにしたら、もぉたまりましぇんな。

砂は漏れが育った九十九里片貝海岸が最適っつーより世界一砂が細かい
プロセスのシミュレーション向け。砂時計の砂だらけみたいな至福の楽園。

砂浜をスコップでザクッとやると自然が作った1mm以下のプロセスが綺麗だ。

んでも、そこに来てる前述リンクの女を見に来なよ。

あと、砂浜でマターリと
http://science4.2ch.net/test/read.cgi/denki/1154784583/22
やって、夜には
http://science4.2ch.net/test/read.cgi/denki/1154784583/18
とかの異様な漏れがいるから。

んでも、このビーチは女だけで来てるの多いよ。
ココで上手くやれ!!(でも浜ではあの微粉末の砂が濡れたやつに付きまくりだからできないよ)。


266 :774ワット発電中さん:2006/08/30(水) 00:59:49 ID:vF1Ko7eT
あげー

267 :774ワット発電中さん:2006/09/09(土) 13:28:11 ID:ui2gZIX7
http://www.semicon.toshiba.co.jp/keytechnology/1172844_951.html

268 :774ワット発電中さん:2006/09/18(月) 13:18:44 ID:hvCHSWA8
http://pr.fujitsu.com/jp/news/2006/09/15.html

269 :774ワット発電中さん:2006/09/18(月) 21:51:33 ID:K1ai/X5n
ついでに
http://www.eetimes.jp/contents/200609/11293_1_20060914182443.cfm

270 :774ワット発電中さん:2006/09/27(水) 11:23:18 ID:TchqEpal
微細化だけが利益を出せる時代の終焉がやって来た
http://www.reedjp-form.com/blog/archives/2006/09/index.html#000186

271 :774ワット発電中さん:2006/09/27(水) 21:30:17 ID:5aArvvJB
設備投資
http://www.semicon-news.co.jp/news/htm/sn1668-j.htm

272 :774ワット発電中さん:2006/09/28(木) 19:11:53 ID:a7LXqUFy
65n トレンド
http://www.google.com/trends?q=65nm&ctab=0&geo=all&date=2006

273 :774ワット発電中さん:2006/09/29(金) 10:30:08 ID:ZLabxeK8
これ本当の話のようですが愉快ですか?
http://hutai.seesaa.net/article/24578293.html

274 :774ワット発電中さん:2006/10/11(水) 13:57:56 ID:kB6m7wZZ
65n 以降の技術で Analog-RF IP に取り組む記事が出ています。
http://www.chipdesignmag.com/display.php?articleId=435&issueId=16

275 :774ワット発電中さん:2007/01/09(火) 14:32:52 ID:38LtZbcQ
松澤研は、色々チャレンジ!
http://www.ssc.pe.titech.ac.jp/publications/publications_j.htm

276 :774ワット発電中さん:2007/01/09(火) 16:37:37 ID:kBj5F94L
漏れが設計やってたころは1マイクロンだった。
もう2桁か。


277 :774ワット発電中さん:2007/01/12(金) 17:24:57 ID:qZow8R5t
リードフレームで Fish Bone の形した物を見たことあるけど、何なの?

278 :774ワット発電中さん:2007/01/14(日) 15:01:02 ID:xpUmS9CA
「特開2001-024134」 ?

279 :774ワット発電中さん:2007/01/15(月) 20:39:39 ID:EeMlW/gq
集合写真を掲載するんじゃねぇ
そんなのだから学生にブラック研究室って言われるんだよ

280 :774ワット発電中さん:2007/01/16(火) 12:27:53 ID:xu/eVfl2
研究開発屋やるなら顔と名前出汁くらい慣れておかないとまずいんじゃないのか
モラルの自戒も含めて

281 :774ワット発電中さん:2007/01/19(金) 13:30:04 ID:vKz0T7S0
>>278
 コスト削減でパッケージやら、リードフレームの厚さを薄くするから
こうなるんだろう。厚さをもっと厚くすれば、いいじゃん。

282 :774ワット発電中さん:2007/01/20(土) 14:32:50 ID:BWqrWLI1
>>279 は、>>275 のことを

 自分とこの学生に人気がないとか? 外国人学生がなんと多い 社会人も

283 :774ワット発電中さん:2007/01/22(月) 22:41:05 ID:oPnfrLVr
東工大の掲示板は、こちらにあるぞ
http://www.gazobbs.net/titech/

284 :774ワット発電中さん:2007/01/23(火) 11:10:37 ID:sDiLxVIu
90n以降、リーク電流の増加で130nより消費電流が大きくなるのですが、
LongRun2を採用しているメーカが多いようです。

285 :774ワット発電中さん:2007/01/30(火) 23:41:46 ID:Ex1IXPty
インテル発表 45n
http://journal.mycom.co.jp/news/2007/01/27/300.html

286 :774ワット発電中さん:2007/02/01(木) 18:14:55 ID:OHc14vcn
TI デジタル CMOS 45n 以降は、自社開発しないで全てファンダリ
http://www.eetimes.jp/contents/200701/14217_1_20070128194425.cfm

287 :774ワット発電中さん:2007/02/10(土) 10:54:58 ID:8U1VU2+G
これからどうなるの?
http://www.semicon-news.co.jp/news/htm/sn1726-j.htm

288 :774ワット発電中さん:2007/02/23(金) 17:53:45 ID:VOXnJyAq
>>286 追加です
http://www.edresearch.co.jp/mtb/0701/169.html

93 KB
■ このスレッドは過去ログ倉庫に格納されています

★スマホ版★ 掲示板に戻る 全部 前100 次100 最新50

read.cgi ver 05.04.00 2017/10/04 Walang Kapalit ★
FOX ★ DSO(Dynamic Shared Object)